[发明专利]应用在接收器的多取样数据回复电路及方法

说明书

技术领域

本发明涉及数据传输通讯系统，特别是关于一种应用在接收器的多取样数据回复电路及方法。

背景技术

一般而言，通讯系统包括一发送器及一接收器用以发送及接收数据，由于在数据传送的过程中可能因外部环境干扰而发生变化，因此接收器中将包含一数据回复电路来确保数据是正确的。图1为传统的数据回复电路100，其包括一锁存电路102，在发送器送出数据DIN的同时，产生一时钟信号CLK对应数据DIN，使得数据回复电路100可以根据时钟信号CLK来确认正确的数据。图2显示一个单位间隔(UnitInterval；UI)的数据DIN，UI也称为单位位时间(bittime)，其为数据速率(data rate)的倒数，也就是说，当IO总线中的数据速率增加时，UI的长度将缩短，箭头104表示时钟信号CLK由低准位转为高准位的位置。接收器具有一时间余裕(timing margin)，当IO总线中的数据速率增加时，时间余裕将减少。时间余裕越高，发送器及接收器之间的通讯稳定性也越高，在理想状态下，如图2所示，有效的时间余裕(timingmargin)等于一个UI。

然而，数据DIN在传送时可能因传送环境的不稳定或不理想而使数据边缘产生抖动(jitter)，此外，也可能因数据DIN与时钟信号CLK传送的延迟时间不同而产生偏移(skew)。图3显示数据DIN边缘发生抖动时的清况。图4显示数据DIN比时钟信号CLK晚到的情况，其中箭头104向前偏移Tskew。图5显示数据DIN比时钟信号CLK早到的情况，其中箭头104向后偏移Tskew。图6系图4及图5的叠加图。在考虑抖动的情况下，如图3所示，假设抖动的区间大小为TJ，那么有效的时间余裕

Tm＝UI-TJ    公式1

若将偏移的情况也考虑在内，如图6所示，在扣除抖动及偏移的影响后，有效的时间余裕

Tm＝UI-TJ-2Tskew    公式2

如前所述，当数据速率增加时，UI将减少，因此随着数据速率的提高，抖动及偏移已成为造成通讯不稳定的主因，举例来说，当数据速率为250Mbit/s时，UI将为4ns，假设TJ＝1ns，Tskew＝1ns，根据公式2可求得时间余裕Tm＝1ns，故在数据速率为250Mbit/s的情况下，接收器还能容许这样的抖动及偏移，但当数据速率提高为400Mbit/s时，UI将缩小为2.5ns，根据公式2可得知时间余裕Tm＝-0.5ns，是以接收器无法容许这样的抖动及偏移的发生。

在已知技术中，一般使用多取样技术来改善抖动及偏移造成的影响，有关多取样技术可参照美国专利公开第2004/0005021号、美国专利公开第2004/0022196号及美国专利公开第2004/0042577号。然而，已知实现多取样技术的电路较复杂，故成本也较高。

因此，一种低成本的多取样数据回复电路的出现，乃为业界所期待。

发明内容

本发明的目的之一，在于提出一种低成本的多取样数据回复电路。

本发明的目的之一，在于提出一种增加接收器时间余裕的多取样数据回复电路。

根据本发明，一种应用在接收器的多取样数据回复电路包括一第一取样电路，以一第一频率取样一输入数据产生一第一取样数据；

一第二取样电路，以一第二频率取样该输入数据产生一第二取样数据，该第一频率超前该第二频率一第一时间；

一第三取样电路，以一第三频率取样该输入数据产生一第三取样数据，该第二频率超前该第三频率一第二时间；

一边缘侦测电路，根据该第一、第二及第三取样数据判断该输入数据之边缘的位置，并据以产生一检测信号；以及

一状态机，根据检测信号产生一选择信号以选取第一、第二或第三取样资料其中之一至多取样数据回复电路的输出。

根据本发明的另一方面，

一种应用在接收器的多取样数据回复方法包括下列步骤：

(a)以一第一频率、一第二频率及一第三频率对一输入数据取样产生一第一取样数据、一第二取样资料及一第三取样资料，所述第一频率超前该第二频率一第一时间，所述第二频率超前该第三频率一第二时间；以及

(b)从所述第一、第二及第三取样数据中选取其中之一连接至该多取样数据回复电路之输出，以作为初始状态；

(c)以所述第一、第二及第三取样数据判断输入数据之边缘的位置；

(d)根据目前连接至输出的取样数据及输入数据之边缘的位置切换连接至输出的取样数据；以及