[发明专利]移位寄存器及液晶显示器

权利要求书

1.一种移位寄存器，其包括多个移位寄存单元，两个相邻移位寄存单元所接收的两个时钟信号反相，其特征在于：每一移位寄存单元均包括一信号输出电路、一信号输入电路、一逻辑电路和一反馈电路，该信号输出电路接收来自外部电路的一时钟信号，其包括一时钟晶体管，其输出该时钟信号；和一稳压晶体管，其输出的信号为一恒低电平信号；该信号输入电路接收前一移位寄存单元的输出信号，以输出信号导通该时钟晶体管；该逻辑电路恒接收一高电平信号和一低电平信号，且接收该信号输入电路输出的信号，以控制该逻辑电路输出该高电平信号至该稳压晶体管或输出该低电平信号至该稳压晶体管；当该信号输入电路输出一导通信号至该时钟晶体管和该逻辑电路，该逻辑电路输出一低电平信号，截止该稳压晶体管，该信号输出电路经过该时钟晶体管输出该时钟信号；反之，当该信号输入电路输出截止信号至该时钟晶体管截止该逻辑电路时，则该逻辑电路输出一高电平信号以开启该稳压晶体管，以维持该信号输出电路输出低电平信号；该反馈电路接收后一移位寄存单元输出的导通信号以用于将该移位寄存器清零。

2.如权利要求1所述的移位寄存器，其特征在于：该信号输入电路、该信号输出电路、该逻辑电路和该反馈电路包括多个NMOS型晶体管。

3.如权利要求2所述的移位寄存器，其特征在于：该信号输入电路包括一第一晶体管；该第一晶体管的漏极接收来自外部电路的高电平信号，其栅极接收前一移位寄存单元的输出信号，其源极连接至一第一节点。

4.如权利要求3所述的移位寄存器，其特征在于：该逻辑电路包括一第二晶体管、一第三晶体管、一第四晶体管和一第五晶体管；该第二晶体管的源极接收来自外部的低电平信号，其栅极与该第四晶体管的栅极相连，且均连接至该第一节点，其漏极与该第五晶体管的源极相连；该第四晶体管的源极接收来自外部的低电平信号，其漏极与该第三晶体管的源极相连；该第三晶体管的栅极连接至该第二晶体管的漏极，其漏极接收来自外部电路的高电平信号；该第五晶体管的栅极与漏极相连，且均接收来自外部的高电平信号。

5.如权利要求4所述的移位寄存器，其特征在于：该反馈电路包括一第六晶体管、一第七晶体管、一第八晶体管、一第九晶体管和一第二节点，该第六晶体管的栅极接收后一移位寄存单元的输出信号，其漏极接收来自外部的高电平信号，其源极连接至该第二节点；该第七晶体管的栅极与该第二节点连接，其源极接收来自外部的低电平信号，其漏极连接至该第一节点；该第八晶体管和该第九晶体管的栅极均与该第二节点连接，其二者源极均接收来自外部的低电平电压，且二者的漏极均连接至该输出电路。

6.如权利要求4所述的移位寄存器，其特征在于：该信号输出电路的时钟晶体管包括一第十晶体管和一第十一晶体管，该稳压晶体管包括一第十二晶体管；该第十晶体管和一第十一晶体管的栅极均连接至该第一节点，二者的漏极均连接至该时钟信号，二者的源极则分别与该反馈电路的第八晶体管和第九晶体管的漏极连接以分别输出信号至后一移位寄存单元和输出信号至外部电路；该第十二晶体管的栅极与该逻辑电路的第五晶体管的源极连接，其源极则接收外部低电平信号，其漏极则与该第九晶体管的漏极连接以输出信号至外部电路。

7.一种液晶显示器，其包括一液晶面板，一数据驱动电路和一扫描驱动电路，该数据驱动电路与该扫描驱动电路均包括一移位寄存器，其特征在于：该移位寄存器为权利要求1至6项中任意一项所述的移位寄存器。