[发明专利]在以太网链路上搭载时钟信号的方法

权利要求书

1.一种在以太网链路上搭载时钟信号的方法，其特征是：

(1.1)在被802.3标准定义为非法的5B码组中选择并预定其中之一作为时钟信号码组CLK；

(1.2)需要搭载时钟信号时，发送方在所发送的5B码组流中插入预定的时钟信号码组CLK；

(1.3)接收方则检查所接收5B码组流中的每一个5B码组，当检测到预定的时钟信号码组CLK时就从码组流中抽去该时钟信号码组CLK、并输出时钟脉冲。

2.根据权利要求1所述在以太网链路上搭载时钟同步信号的方法，其特征是：

(2.1)、发送方的时钟信号搭载电路，在原有MAC和PHY芯片或电路的基础上，增加时钟信号插入电路和4B/5B转换器两个部件，用于实现发送方的主要操作流程：

(2.1.1)、对于穿越MII界面、由MAC交付PHY层发送的4B位组，先由4B/5B转换器转换成5B码组；

(2.1.2)、如果没有插入时钟信号的请求，就把这5B码组转交给处于PCSBP模式的PHY芯片供发送；并回到上一步；

(2.1.3)、如果有插入时钟信号的请求，但是当前5B码组是必须连发的两个5B码组中的后面一个，就暂不理睬这插入时钟信号的请求；

(2.1.4)、否则，就：

A)先切断MII接口上的发送时钟脉冲TX_CLK，使MAC暂停向PHY层交付4B位组；

B)将代表着时钟信号的5B码组CLK交付给处于PCSBP模式的PHY芯片供发送，并清除插入时钟信号的请求；

C)恢复MII接口上的发送时钟脉冲TX_CLK，使MAC继续向PHY层交付4B位组；

(2.1.5)、回到第一步；

(2.2)、接收方在原有MAC和PHY芯片或电路的基础上，增加的时钟信号抽取电路和5B/4B转换器两个部件，用于实现接收方的主要操作流程：

(2.2.1)、监视接收到的每一个码组，与预定的时钟信号码组加以比对；

(2.2.2)、如果发现新到来的5B码组是预定的时钟信号码组，就暂时切断MII界面上的接收时钟脉冲RX_CLK，使MAC暂缓从PHY读入4B位组，并输出相应的时钟脉冲；

(2.2.3)、否则就一切如常。

3.根据权利要求1所述在以太网链路上搭载时钟同步信号的方法，其特征是：在空转期中以“SSD1、SSD2、CLK、ESD1、ESD2”5B码组序列作为预定的时钟信号，需要插入时钟信号时发送方暂时切断MII界面上的TX_CLK时钟脉冲，等发送完这个5B码组序列以后再予恢复。

4.根据权利要求1或2或3所述在以太网链路上搭载时钟同步信号的方法，其特征是：插入5B码组流的预定时钟信号可以是单个的5B码组码组CLK，也可以是CLK与几个预定5B码组的组合。

5.根据权利要求1所述的在以太网链路上搭载时钟信号的方法构建以太网转发器的方法，其特征是：

5.1)使用两个支持PCSBP模式的以太网物理层PHY芯片A和B；

5.2)A的接收端输出连接到所述时钟信号抽取电路的输入端；

5.3)将所述时钟信号抽取电路的5B码组输出连接到B的发送端输入，就构成了一个单向的通道；

5.4)B的接收端输出连接到所述时钟信号搭载方法的电路；

5.5)将所述时钟信号搭载电路的5B码组输出连接到A的发送端输入，就构成了一个反向的通道；

5.6)由所述的正、反两个通道合在一起构成一个可以搭载、抽取、过滤时钟信号的以太网转发器。

6.根据权利要求5所述构建以太网转发器的方法，其特征是：对抽取的时钟信号用锁相环加以稳频，搭载在发送方的时钟信号来自该锁相环。