[发明专利]无线数传电台数字信号处理模块中FPGA与DSP通信结构与方法

说明书

技术领域

本发明涉及一种无线数传电台的通信方式。特别是涉及一种在基于DSP和FPGA的硬件平台上实现调制解调，数字下变频与信道编解码。提高了精度和运算速度，消除数字信号处理器瓶颈，简化了硬件电路的设计，通用性好，且易于修改、升级的无线数传电台数字信号处理模块中FPGA与DSP通信结构与方法。

背景技术

近年来，软件无线电作为一种新的无线通信体系结构备受关注。它突破了传统无线电台以功能单一、可扩展性差的硬件为设计核心的局限性，把硬件作为无线通信的基本平台，而把尽可能多的无线通信功能用软件来实现。

无线数传电台是无线数据传输电台的简称，在欧美、日本应用比较广泛，技术比较成熟，但是成本很高。国内无线数传电台生产厂家在高频电路的软件与硬件设计能力、生产工艺水准、质量控制等方面还有很大距离，产品的各项技术指标很难达到国家无线电产品技术标准，频率稳定度和接收机灵敏度都比较差，且该类设计中多使用专用调制解调器和下变频器等专用模块，成本较高。无线数传电台的应用如图1所示。

数传电台的基本结构如图2所示，具有一般的无线传输系统的结构。由射频发射接收设备、调制解调设备、信道编码设备以及接口控制设备组成。

DSP和FPGA是软件无线电技术中不可或缺的硬件资源，随着DSP和FPGA技术的迅猛发展，芯片集成度的提高也使芯片成本降低，这导致DSP和FPGA的需求上升和应用领域的扩展，DSP和FPGA在整个电子信息领域得到了广泛的应用，越来越多的人开始或从事DSP和FPGA设计和研发。现代通信系统中的数字化、宽带化、智能化和多媒体化都要求与DSP和FPGA相结合。DSP和FPGA已经广泛应用于高速自动控制、无线电、语音处理、网络设备等领域，DSP和FPGA结合为数字信号处理提供了高效而可靠的硬件基础，可以认为这是通信平台技术未来的发展方向。如何有机地把他们联系起来，是一个关键地问题。

发明内容

本发明所要解决的技术问题是，提供一种在基于DSP和FPGA的硬件平台上实现调制解调，数字下变频与信道编解码的技术。降低了成本，提高了精度和运算速度，消除数字信号处理器瓶颈，简化了硬件电路的设计，通用性好，且易于修改、升级，实现了低成本高性能的无线数传电台数字信号处理模块中FPGA与DSP通信结构与方法。

本发明所采用的技术方案是：无线数传电台数字信号处理模块中FPGA与DSP通信结构与方法，其中的通信结构是，设置有FPGA芯片和DSP芯片，在FPGA芯片中包括有：先进先出存储/接收单元和接收先进先出存储/接收单元信号的调制模块，以及解调模块和接收解调模块信号的先进先出存储/发送单元；DSP芯片中包括有：与FPGA芯片的先进先出存储/接收单元对应连接的第一串行接口和与FPGA芯片的先进先出存储/发送单元对应连接的第二串行接口，以及接收FPGA芯片中断请求的INT1脚和INT2脚。

所述的FPGA芯片中，先进先出存储/接收单元的empty/full脚连接DSP芯片的INT1脚，先进先出存储/发送单元的empty/full脚连接DSP芯片的INT2脚；而FPGA芯片中先进先出存储/接收单元的dataout脚、wrreq/rdreq脚、datain脚、clock脚相对应地连接DSP芯片中第一串行接口的BDRO脚、BFSXO脚、BDXO脚、BCLKXO脚；FPGA芯片中先进先出存储/发送单元的dataout脚、Wrreq/rdreq脚、datain脚、clock脚相对应地连接第二串行接口的BDR1脚、BFSX1脚、BDX1脚、BCLKX1脚；

所述的FPGA芯片的调制模块的输出信号连接D/A转换器；FPGA芯片的解调模块的输入端连接A/D转换器。

所述的FPGA芯片还连接PROM存储器。

所述的DSP芯片还分别连接有FLASH存储器和随机存储器，以及外部时钟CLK和下载数据用的JTAG接口。

其中的通信方法是，由主程序和外部中断程序两部分构成，其中，

主程序包括有如下步骤：

1)对DSP芯片和其串行接口MCBSP1进行初始化；

2)等待外部中断，当没有外部中断信号时继续等待，有外部中断信号时进入下一步；

3)执行外部中断，外部中断程序执行完毕返回到第2)步进行循环；

外部中断程序包括有如下步骤：

1)外部中断函数开启第一串行接口发送数据；

2)判断数据是否发送完毕，未完继续发送，发送完毕进入下一步；

3)外部中断函数开启第二串行接口接收数据；