[发明专利]一种FPGA结构

说明书

技术领域

本发明涉及集成电路设计技术。

背景技术

FPGA是英文Field Programmable Gate Array的缩写，即现场可编程门阵列。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA采用了逻辑单元阵列LCA(Logic CellArray)这样一个新概念，内部包括可配置逻辑模块CLB(ConfigurableLogic Block)、输出输入模块IOB(Input Output Block)和内部连线(Interconnect)三个部分。采用FPGA设计ASIC电路，用户不需要投片生产，就能得到合用的芯片。FPGA内部有丰富的触发器和I/O引脚，是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。

FPGA是由存放在片内RAM中的程序来设置其工作状态的，因此，工作时需要对片内的RAM进行编程。用户可以根据不同的配置模式，采用不同的编程方式。加电时，FPGA芯片将电可擦除EPROM中数据读入片内编程RAM中，配置完成后，FPGA进入工作状态；掉电后，FPGA恢复成白片，内部逻辑关系消失，因此，FPGA能够反复使用。FPGA的编程无须专用的FPGA编程器，只须用通用的EPROM、PROM编程器即可。当需要修改FPGA功能时，只需换一片EPROM即可。这样，同一片FPGA，不同的编程数据，可以产生不同的电路功能。因此，FPGA的使用非常灵活。可以说，FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。

FPGA的布线延迟已经成为提高FPGA结构性能的门槛，也是制约FPGA新结构的一个难题。XILINX公司提出的基于对称阵列的结构在延迟方面做出了较大的改进，它把集中在FPGA中心的阻塞进行了分散，避免了局部延迟过长的现象。但是进入深亚微米之后，该结构在解决布线延迟方面很难有进一步的发展。现在还有一种办法是通过改变LUT(查找表)的输入端来减小延迟。实验表明，进入深亚微米后6输入的LUT在减小布线延迟方面有一定改进。6输入的LUT可以实现很复杂的逻辑功能，但是采用6输入的LUT会造成较大的资源浪费。

国内外相关研究如下：

美国专利1：

专利名称：Progammable logic device structure in standard celldevices

专利号：US 6515509

授权日：2003年2月4日

该专利提出了对称阵列结构的基本框架，在减小延迟方面有较大的改进，但是不存在进一步改进的空间。

美国专利2：

专利名称：Six-input look-up table and associated memory controlcurcuitry for use in a field programmable gate array

专利号：US 7075332

授权日：2006年7月11日

该专利提出了六输入的LUT，在深亚微米工艺下，在减小延迟方面也有改进。6输入的LUT可以实现很复杂的逻辑功能，但是6输入的LUT会造成极大的资源浪费。

发明内容

本发明所要解决的技术问题是，提供一种新型的FPGA结构，能够有效的降低数据传输延迟。

本发明解决所述技术问题采用的技术方案是，一种FPGA结构，由多个节点排列为同心环，各节点连接有CLB单元，各层环通过环上的SB对应连接。

进一步的说，所述CLB单元包括CLB和CB，CLB通过CB与节点连接。在每一层环上，相邻节点之间设置SB，除了最外层的各层上各个各SB有一个连接端与位于相邻外层上的SB连接。同心环的中心为一个SB，与其相邻外层的各个SB连接。各节点为同心圆环状排列，或可等效于同心圆环状排列。

本发明的有益效果是，在信号减小延迟方面有很大的改进。功能逻辑模块间的快速通道分散了集中在FPGA中心的延迟，避免了局部延迟过长现象，同时解决了进入深亚微米之后，对称阵列结构在解决布线延迟方面所遇到的困难。

以下结合说明书附图和具体实施方式对本发明作进一步的说明。

附图说明

图1是作为现有技术的XILINX公司的阵列式FPGA结构示意图。

图2是本发明的实施例的示意图。

图3是本发明的实施例的等效示意图。