[发明专利]容控数字频率调制电路

权利要求书

1.容控数字频率调制电路，包括一个电容充放电电路，所述电容充放电电路由Imain电流源、PMOS差分输入对和INV反向器、电流沉、以及COM滞回比较器构成；Imain电流源输入端接外接电源VDD，其输出端接PMOS差分输入对的PMOS管MP11和PMOS管MP12的源极；PMOS管MP11的栅极接INV反向器的反相输出端，PMOS管MP12的栅极接INV反向器的正相输入端和COM滞回比较器的比较输出端；电流沉的NMOS管MN11和NMOS管MN12的栅极互连，其源极接地；NMOS管MN11的栅极和漏极互连并接PMOS管MP11的漏极；PMOS管MP12和NMOS管MN12的漏极互连并接COM滞回比较器的比较输入端；

其特征在于，它还包括一个可变电容电路，所述可变电容电路由主电容Cmain，NMOS开关管M0～MN和微调电容C0～CN以及N位COUNTER计数器构成；主电容Cmain一端接NMOS管MN12的漏极，即PMOS管MP12的漏极或COM滞回比较器的比较输入端，另一端接地；N位COUNTER计数器的输出端Qi(0≤i≤N)接NMOS开关管Mi(0≤i≤N)的栅极，其时钟信号输入端CLK接时钟控制信号CLKh；NMOS开关管Mi(0≤i≤N)的源极通过微调电容Ci(0≤i≤N)接地，其漏极接NMOS管MN12的漏极，即PMOS管MP12的漏极或COM滞回比较器的比较输入端；

COM滞回比较器的比较输出端输出整个容控数字频率调制电路的振荡频率信号fc。

2.根据权利要求1所述的容控数字频率调制电路，其特征在于，所述可变电容电路中的N位COUNTER计数器的时钟信号输入端CLK输入的时钟控制信号CLKh由整个容控数字频率调制电路输出的振荡频率信号fc提供，即所述COM滞回比较器的比较输出端接N位COUNTER计数器的时钟信号输入端CLK。

3.容控数字频率调制电路，包括一个电容充放电电路，所述电容充放电电路由Imain电流源、PMOS差分输入对和INV反向器、电流沉、以及COM滞回比较器构成；Imain电流源输入端接外接电源VDD，其输出端接PMOS差分输入对的PMOS管MP11和PMOS管MP12的源极；PMOS管MP11的栅极接INV反向器的反相输出端，PMOS管MP12的栅极接INV反向器的正相输入端和COM滞回比较器的比较输出端；电流沉的NMOS管MN11和NMOS管MN12的栅极互连，其源极接地；NMOS管MN11的栅极和漏极互连并接PMOS管MP11的漏极；PMOS管MP12和NMOS管MN12的漏极互连并接COM滞回比较器的比较输入端；

其特征在于，它还包括一个可变电容电路，所述可变电容电路由主电容Cmain，NMOS开关管M0～MN和微调电容C0～CN以及N位COUNTER计数器构成；N位COUNTER计数器的输出端Qi(0≤i≤N)接NMOS开关管Mi(0≤i≤N)的栅极，其时钟信号输入端CLK接时钟控制信号CLKh；NMOS开关管Mi(0≤i≤N)的源极通过微调电容Ci(0≤i≤N)接地，其漏极通过主电容Cmain接NMOS管MN12的漏极，即PMOS管MP12的漏极或COM滞回比较器的比较输入端；

COM滞回比较器的比较输出端输出整个容控数字频率调制电路的振荡频率信号fc。

4.根据权利要求3所述的容控数字频率调制电路，其特征在于，所述可变电容电路中的N位COUNTER计数器的时钟信号输入端CLK输入的时钟控制信号CLKh由整个容控数字频率调制电路输出的振荡频率信号fc提供，即所述COM滞回比较器的比较输出端接N位COUNTER计数器的时钟信号输入端CLK。

5.根据权利要求1-4所述的任一容控数字频率调制电路，其特征在于，所述可变电容电路中的N位COUNTER计数器的计数位N取值为4，微调电容Ci(0≤i≤N)的个数为4，即共有C0、C1、C2和C3四个微调电容，且NMOS开关管Mi(0≤i≤N)个数为4，即共有M0、M1、M2和M3四个NMOS开关管。

6.根据权利要求1-5所述的任一容控数字频率调制电路，其特征在于，所述微调电容Ci(0≤i≤N)的电容值相等。

7.根据权利要求1-5所述的任一容控数字频率调制电路，其特征在于，所述微调电容Ci(0≤i≤N)的电容值按照一定的权值递增。