[发明专利]现场可编程门阵列查找表验证方法

说明书

技术领域

本发明涉及集成电路技术，特别涉及现场可编程门阵列验证技术。

背景技术

查找表(Look-Up-Table)简称为LUT，LUT本质上就是一个RAM。目前FPGA中多使用4输入的LUT，所以每一个LUT可以看成一个有4位地址线的16×1的RAM。当用户通过原理图或HDL语言描述了一个逻辑电路以后，PLD/FPGA开发软件会自动计算逻辑电路的所有可能的结果，并把结果事先写入RAM，这样，每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容，然后输出即可。

查找表是FPGA中的一个核心逻辑，实际的验证应该确保芯片内所有的LUT都能正常工作。从这可以知道，一般的只对输入加有限个激励向量方法并不能对LUT内所有结果进行遍历，可能出现检测输出错误。

发明内容

本发明所要解决的技术问题是，提供一种现场可编程门阵列的查找表(LUT)验证方法，能够充分、高效的对FPGA的LUT作全面验证。

本发明解决所述技术问题采用的技术方案是，现场可编程门阵列的查找表(LUT)验证方法，包括以下步骤：

1)用软件预设目标LUT测试向量和对应的正确结果，并存储；

2)软件部分根据LUT测试向量自动生成相应的配置文件，并传送配置文件到FPGA对其配置，硬件方根据配置文件关闭非本次测试的LUT，仅保留测试目标LUT；

3)软件部分对硬件方FPGA施加LUT测试向量，然后将结果返回到软件方，软件方分析比对结果，

4)返回步骤1)继续测试下一个LUT，直到完成全部LUT的测试；

5)根据各次测试结果生成测试报告。

软件方仅通过PCI总线与硬件方建立通信。所述LUT测试向量为单一LUT测试向量。即仅对被测的单一LUT有效的测试向量。

本发明的有益效果是，本发明综合的考虑了输入各种情况并进行逐一验证，这样就能可靠的对LUT进行验证，保证了输入和输出逻辑关系一一对应，确保FPGA内部的核心模块工作正常。同时本发明摒弃了传统的“配置线+数据线”的模式，采用PCI总线传输配置信息和激励向量，速度得到提高。同时本发明能够自动的完成对所有布线信道的测试，而不需要用户干预，极大的提高了测试效率。

以下结合附图和具体实施方式对本发明作进一步的说明。

附图说明

图1是本发明整体结构示意图。DUT即待测试的用户FPGA。

F1是硬件方的数据传输和控制单元。

图2是PCI总线在本发明中的应用示意图。

具体实施方式

参见图1。

本发明的现场可编程门阵列查找表验证方法包括以下步骤：

1)用软件预设目标LUT测试向量和对应的正确结果，并存储；

2)软件部分根据LUT测试向量自动生成相应的配置文件，并传送配置文件到FPGA对其配置，硬件方根据配置文件关闭非本次测试的LUT，仅保留测试目标LUT；

3)软件部分对硬件方FPGA施加LUT测试向量，然后将结果返回到软件方，软件方根据预设的正确结果分析比对；

4)返回步骤1)继续测试下一个LUT，直到完成全部LUT的测试；

5)根据各次测试结果生成测试报告。

软件方仅通过PCI总线与硬件方建立通信。

本发明所述LUT测试向量为单一LUT测试向量，即仅对单一的LUT有效的测试向量。

实施例：

LUT组成CLB的函数发生器，对于四输入的LUT，可以控制24个地址，组成216种逻辑函数；在4000系列中，F和G函数LUT还可以构成32×1和16×1双端口的RAM，并允许电平/边沿两种触发模式。对于SRAM的功能测试，可以采用常规的SRAM的测试图形(TestPattern)，但前提是完成LUT的故障检测。

LUT由CLB输入电路、地址译码(Address Decoder)和存储单元(Memory Cell)组成，CLB输入电路和存储单元故障表现的故障模型为stack-at-0和stack-at-1故障，地址译码故障表现为错误访问、无法访问和多单元访问。