[发明专利]无线传感网络节点报文信息纠错编码/解码用芯片

权利要求书

1.一种无线传感网络节点报文信息纠错编码/解码用芯片，包括芯片底座(5)、硅片(4)、硅片封盖(3)以及通过键合线(2)与硅片(4)连接而处于芯片底座(5)边缘的引脚(1)，其特征在于硅片(4)的电路由下列单元组成：

1)报文信息编码单元(7)，用于对输入的报文信息进行卷积编码，在每个信息位后加入一个监督位信息；

2)报文信息旁路单元(8)，用于实现编码后信息和原始报文信息的多路选择；

3)直通/编码信息输出控制单元(9)，用于完成对原始报文信息/编码后信息的三态输出控制；

4)编码/解码控制单元(10)，用于对编码/解码双向输入/输出端口的控制及提供报文信息编码和解码工作状态下各自的时钟控制信号；

5)报文信息解码单元(11)，用于完成对报文编码信息的解码及纠错功能；

6)解码信息输出控制单元(12)，用于解码信息的三态输出控制；

连接方式：

报文信息编码单元(7)连接编码输入/解码输出信号双向引脚(TR0)、编/解码同步信号输入引脚(SYN)，而片内与报文信息旁路单元(8)连接；报文信息旁路单元(8)连接编码输入/解码输出信号双向引脚(TR0)、编/解码同步信号输入引脚(SYN)，而片内与直通/编码信息输出控制单元(9)连接；直通/编码信息输出控制单元(9)连接解码输入/编码输出信号双向引脚(TR1)，而片内与报文信息解码单元(11)连接；编码/解码控制单元(10)连接外接工作时钟信号输入引脚(CLK)和编/解码控制信号输入引脚(TRC)，而片内与报文信息编码单元(7)、报文信息旁路单元(8)、直通/编码信息输出控制单元(9)、报文信息解码单元(11)和解码信息输出控制单元(12)连接；报文信息解码单元(11)连接解码输入/编码输出信号双向引脚(TR1)、编/解码同步信号输入引脚(SYN)，而片内与解码信息输出控制单元(12)连接；解码信息输出控制单元(12)连接编码输入/解码输出信号双向引脚(TR0)，而片内与报文信息编码单元(7)连接；芯片有输入工作电源引脚VCC和GND；

所述的报文信息编码单元(7)电路由一个A型移位寄存器(U1)、一个A型使能控制器(U2)、一个A型模2加法器(U3)和一个A型编码整合器(U4)组成；连接方式：A型使能控制器(U2)有复位端(RST)连接编/解码同步信号输入引脚(SYN)和时钟输入端(CLK)连接编码/解码控制单元(10)中二输入与门(U18)输出端，在单元内从两个输出端(C0、C1)输出连接A型移位寄存器(U1)的两个工作状态控制输入端(EN0、EN1)和A型编码整合器(U4)的两个工作状态控制输入端(EN0、EN1)，从另两个输出端(C2、C3)输出连接A型编码整合器(U4)的另两个工作状态控制输入端(EN2、EN3)，所述的A型使能控制器(U2)的四个输出端(C0、C1、C2、C3)的不同状态组合用于控制A型移位寄存器(U1)和A型编码整合器(U4)的工作状态；A型移位寄存器(U1)有报文信息输入端(D)连接编码输入/解码输出信号双向引脚(TR0)、复位端(RST)连接编/解码同步信号输入引脚(SYN)和时钟输入端(CLK)连接编码/解码控制单元(10)中二输入与门(U18)输出端，在单元内从四个输出端(Q0～Q3)输出连接A型模2加法器(U3)的四个数据输入端(D0～D3)，所述的A型移位寄存器(U1)用于串行装载原始报文信息并存储六位信息位，且输出原始报文信息的第一、第二、第三和第六位；A型模2加法器(U3)在单元内从输出端(SUM)输出连接到A型编码整合器(U4)的编码监督位输入端(MD)，所述的A型模2加法器(U3)用于每接收一位信息位就按照卷积编码方式产生一位的监督位；A型编码整合器(U4)有信息输入端(D)连接编码输入/解码输出信号双向引脚(TR0)、复位端(RST)连接编/解码同步信号输入引脚(SYN)和时钟输入端(CLK)连接编码/解码控制单元(10)中二输入与门(U18)输出端，在单元外从输出端(CD)输出连接到报文信息旁路单元(8)，A型编码整合器(U4)产生的码流信息输出作为报文信息旁路单元(8)的数据输入；

报文信息解码单元(11)电路由一个B型移位寄存器(U11)、一个A型解码整合器(U12)、一个B型模2加法器(U13)、一个A型门限校正器(U14)、一个A型移位寄存器(U15)和一个A型使能控制器(U16)组成；连接方式：A型使能控制器(U16)有复位端(RST)连接编/解码同步信号输入引脚(SYN)和时钟输入端(CLK)连接编码/解码控制单元(10)中二输入与门(U17)输出端，在单元内从输出端(C0)输出连接A型移位寄存器(U15)的工作状态控制输入端(EN0)、A型门限校正器(U14)的工作状态控制输入端(EN0)、B型移位寄存器(U11)的输入端(SE0)和A型解码整合器(U12)的输入端(EN0)，从输出端(C1)输出连接A型移位寄存器(U15)的工作状态控制输入端(EN1)、A型门限校正器(U14)的工作状态控制输入端(EN1)和A型解码整合器(U12)的输入端(EN1)，从输出端(C2)输出连接A型门限校正器(U14)的工作状态控制输入端(EN2)，从输出端(C3)输出连接B型移位寄存器(U11)的输入端(SE1)，所述的A型使能控制器(U16)的四个输出端的不同状态组合用于控制A型移位寄存器(U15)、A型门限校正器(U14)、B型移位寄存器(U11)和A型解码整合器(U12)的工作状态；A型移位寄存器(U15)有报文信息输入端(D)连接编码输入/解码输出信号双向引脚(TR0)、复位端(RST)连接编/解码同步信号输入引脚(SYN)和时钟输入端(CLK)连接编码/解码控制单元(10)中二输入与门(U17)输出端，在单元内从四个输出端(Q0～Q3)输出连接B型模2加法器(U13)的四个数据输入端(D0、D1、D3、D4)，所述的A型移位寄存器(U15)用于串行装载编码报文信息并存储六位信息位，且输出编码报文信息的第一、第二、第三和第六位；B型模2加法器(U13)有编码报文监督位输入端(D2)连接编码输入/解码输出信号双向引脚(TR0)，在单元内从输出端(SUM)输出连接到B型移位寄存器(U11)的校正子输入端(MD)，所述的B型模2加法器(U13)用于每接收一位监督位就按照卷积解码方式产生一位的校正子；B型移位寄存器(U11)有复位端(RST)连接编/解码同步信号输入引脚(SYN)、时钟输入端(CLK)连接编码/解码控制单元(10)中二输入与门(U17)输出端，输入端(CE0、CE1)连接A型门限校正器(U14)的输出端(LC0、LC1)，在单元内从四个输出端(Q0～Q3)输出连接A型门限校正器(U14)的四个校正子输入端(CD0～CD3)，所述的B型移位寄存器(U11)用于串行传输六位的校正子并输出第一位、第四位、第五位校正子和第二、第六位校正子的异或值；A型门限校正器(U14)有复位端(SYN)连接编/解码同步信号输入引脚(SYN)，在单元内从输出端(LC0)输出连接B型移位寄存器(U11)的输入端(CE0)，从输出端(LC1)输出连接B型移位寄存器(U11)的输入端(CE1)和A型解码整合器(U12)的输入端(CE0)，从输出端(LC2)输出连接A型解码整合器(U12)的输入端(CE1)，所述的A型门限校正器(U14)用于产生B型移位寄存器(U11)的工作控制信号和A型解码整合器(U12)的工作控制信号；A型解码整合器(U12)有复位端(RST)连接编/解码同步信号输入引脚(SYN)、时钟输入端(CLK)连接编码/解码控制单元(10)中二输入与门(U17)输出端，在单元外从输出端(DCD)输出连接解码信息输出控制单元(12)的数据输入端，所述的A型解码整合器(U12)用于将解码纠错后的报文信息传输出去。