[发明专利]并行图像处理系统控制方法和设备

说明书

技术领域

本发明涉及并行图像处理系统，更具体地，涉及包括一维SIMD(单指令多数据)处理器阵列结构的并行图像处理系统的控制方法和设备。 

背景技术

在日本专利公开号2839026(专利文件1)和日本待审专利公开号2002-7359(专利文件2)中公开了传统并行图像处理系统的一个示例。通过PE阵列和用于控制所述PE阵列的控制器配置传统并行图像处理系统，在所述PE阵列中，大量计算元件处理器(处理器元件，以下称为“PE”)一维并行连接。每个PE具有如下配置：计算部分(ALU)，用于执行计算过程；本地存储器，用于存储要处理的图像的本地像素值；以及寄存器，用于保存临时计算结果。 

当针对存储在本地存储器的要处理的图像的特定行执行某种计算时，具有这种配置的传统并行图像处理系统从与本地存储器的特定行相对应的地址中读取像素值，并将该像素值存储在寄存器中。然后，读出存储在寄存器中的像素值，在ALU中执行计算，以及在寄存器中存储计算结果。将在寄存器中存储的计算结果存储在本地存储器的特定行中。当在计算中需要位于要处理的像素外围的像素值时，使用PE间的数据转移单元收集必要的像素值，并执行计算。 

日本待审专利公开号2004-362086(专利文件3)公开了一种SIMD并行处理系统，所述系统具有根据PE的并行性自动执行PE命令的重复执行、以在系统在要处理的图像中不具有最佳数量的PE的情况下提高程序效率的功能。在并行处理系统中，根据程序指示的并行信息以及SIMD计算器的并行信息计算重复执行的数量、以及根据系统PE的数量实现将PE命令自动重复执行必要的次数。 

专利文件1：日本专利公开号2839026(例如图1，段落0008)

专利文件2：日本待审专利公开号2002-7359(例如图1，段落0014至0016) 

专利文件3：日本待审专利公开号2004-362086(例如段落0011至0021，图1) 

发明内容

本发明要解决的问题 

然而，在传统的并行图像处理系统中，不考虑在PE的数量小于沿要处理的图像的宽度方向的像素数量、以及将多个像素分配至每个PE以执行在存储器上设置像素以及通过PE自动获取数据的过程的情况下的像素在存储器上的设置以及通过PE获取数据的自动化。 

在专利文件3描述的系统中，重复地执行相同的命令或相同的子程序，但是在这种简单的重复执行中不能够使包括与相邻PE进行通信的过程自动化。为了实现需要相邻像素值的过程，有必要添加与在相同的PE还是在相邻的PE中分配必要的相邻像素值相对应的特定过程，以及程序代码数量增加。 

本发明的目的是提供新颖的并行图像处理系统及其控制方法，实现需要相邻像素值的过程的自动化。 

本发明的另一个目的是提供图像处理系统的控制方法和设备，以能够以与具有沿要处理的图像宽度方向的像素数量相同数量的PE的一维SIMD并行图像处理系统相同程度的程序代码量(甚至在需要相邻像素值的过程中)，针对整个图像执行图像处理。 

用于解决问题的方式 

本发明涉及并行图像处理系统的控制方法，所述系统具有比要处理的数据条数少的数量的元件处理器，每个元件处理器处理多条要处理的数据；所述方法包括根据分配至元件处理器的要处理的数据条数，自动重复执行命令；当重复执行预定命令时，根据在各个重复执行期间要处理的数据来替换操作代码；以及通过所替换的操作代码控制元件处理器。 

根据本发明的一个示例性实施例，本发明涉及并行图像处理系统的控 制方法，所述系统包括具有比沿要处理的图像的宽度方向的像素数量少的数量的元件处理器，每个元件处理器处理多个像素；所述方法包括根据分配至元件处理器的像素数量，自动重复执行命令；其中当重复地执行相邻像素值获取命令时，根据要处理的像素位置，利用用于从相邻元件处理器转移像素值的命令和用于获取自有元件处理器上的像素值的命令的组合来替换操作代码；以及通过所替换的操作代码控制元件处理器。 

此外，根据分配至每个元件处理器的像素数量划分寄存器组用于使用，以及重写操作数以在重复执行中切换要使用的寄存器组；以及在存储器访问命令的重复执行中，将与分配至元件处理器的像素数量相对应的偏移值加至地址上。