[发明专利]用于等离子处理系统的刻痕停止脉冲工艺

说明书

背景技术

等离子处理的发展促进了半导体工业的发展。基片可在一系列 操作中处理，在这些操作中沉积或者有选择地去除(蚀刻)材料以 在其上形成沟槽、过孔和其他特征。考虑这样一种情况，例如其中， 具有绝缘层和硅层的硅基片使用如SF₆、NF₃和CF₄的氟化气体蚀刻。 沟槽可在垂直蚀刻入硅层的过程中形成。当到达绝缘层时，蚀刻停 止。本领域技术人员知道氟化气体是一种低效的绝缘层蚀刻剂，该 绝缘层可以是由有机和/或无机材料形成的介电层。因此，当蚀刻剂 达到绝缘层，在沟槽侧壁任意一侧会发生横向蚀刻。

为了便于讨论，图1示出具有刻痕的硅基片的例子。基片100可 包括硅基层102。绝缘层104设在硅层106下方，硅层可设置在硬掩 模层108下方。为了蚀刻硅层106，可使用氟化气体以形成沟槽110。 当到达绝缘层104时，氟化气体会在沟槽110的侧壁蚀刻以产生刻痕 (116和118)。

对硅层106的刻痕或者低切是不希望有的，因为其会导致最 终产品(如微电子-机械系统(MEMS)器件)的不可靠或者产量下 降。在一些例子中，如果刻痕低切太多硅层，会危害到其他器件特 征。在一个例子中，刻痕120和122结合在一起以产生穿透124，其 会产生有缺陷的器件。

在高频和低频等离子处理系统中都可能发生刻痕。在高频系统 中，横向的蚀刻更难以控制，这会产生更多的刻痕。因此，有些制 造企业牺牲了一些好处，如高频等离子系统更快的蚀刻，通过返回 到低频等离子系统，以便获得对横向蚀刻的控制。

由于硅半导体工业是高度竞争的市场，制造企业正在寻找用于 解决刻痕问题的更可行的解决方案。

发明内容

在一个实施方式中，本发明涉及在等离子处理室中，用于蚀刻 其上具有硅层的基片的方法。该等离子处理室具有底部电极。在蚀 刻过程中，该基片设在该底部电极上。该方法包括执行主蚀刻步骤。 该方法还包括当达到对所述硅层的预先设定的蚀刻深度时，终止该 主蚀刻步骤。所述预先设定的蚀刻深度是所述硅层厚度的至少70％。 该方法进一步包括执行过蚀刻步骤。该过蚀刻步骤包括第一工艺步 骤和第二工艺步骤。使用施加到该底部电极的第一底部功率水平来 执行该第一工艺步骤。使用施加到该底部电极的、低于该第一底部 功率水平的第二底部功率水平来执行该第二工艺步骤。该第一工艺 步骤和该第二工艺步骤交替执行多次。该方法还包括在所述硅层被 蚀刻穿之后，终止所述过蚀刻步骤。

在另一个实施方式中，本发明涉及，在等离子处理室中，用于 蚀刻其上具有硅层的基片的方法。该等离子处理室具有底部电极。 在蚀刻过程中，该基片设在该底部电极上。该方法包括执行主蚀刻 步骤，该主蚀刻步骤包括第一工艺步骤和第二工艺步骤，该第一工 艺步骤使用第一工艺制法，该制法配置为比该第二工艺步骤所使用 的第二工艺制法从该硅基片去除更多硅材料。该方法还包括当达到 对所述硅层的预先设定的蚀刻深度时，终止该主蚀刻步骤。该预先 设定的蚀刻深度是该硅层厚度的至少70％。该方法进一步包括执行 过蚀刻步骤。该过蚀刻步骤包括第三工艺步骤和第四工艺步骤。使 用施加到该底部电极的第一底部功率水平来执行该第三工艺步骤。 还使用施加到该底部电极的、低于该第一底部功率水平的第二底部 功率水平来执行该第四工艺步骤。该第三工艺步骤和该第四工艺步 骤交替执行多次。该方法还包括在该硅层被蚀刻穿之后，终止该过 蚀刻步骤。

本发明的这些和其他特征将在下面的具体描述中结合附图 更详细地说明。

附图说明

在附图中，本发明作为示例而不是作为限制来说明，其中类似 的参考标号指出相似的元件，其中：

图1示出具有刻痕的硅基片的例子。

图2示出在一个实施方式中，用于刻痕停止脉冲工艺(NSPP) 的流程图步骤。

图3示出，在一个实施方式中，在等离子处理系统中处理之前， 硅基片示例的简化图。

图4示出，在一个实施方式中，在主蚀刻步骤过程中的基片。

图5示出，在一个实施方式中，过蚀刻工艺如何用来限制可能 发生的横向蚀刻。

图6示出，在一个实施方式中，在NSPP之后的基片的硅层。

具体实施方式