[发明专利]积分模数转换器

说明书

技术领域

本发明涉及模数转换器(ADC)，具体地涉及利用对信号的积分进行定时来实现从模拟到数字转换的ADC。本发明还涉及一种将模拟信号转换成数字信号的方法。

背景技术

许多应用需要将连续的模拟信号转换成离散的数字信号。ADC的设计通常要权衡分辨率(数字化信号中包含的离散级别的个数)与速度(每秒可以采样的个数)。

已知积分ADC。它们可以通过对信号的积分进行定时以达到基准水平来实现较高的分辨率。所用时间与待转换成数字信号的信号振幅成比例。积分ADC要求高精度的定时基准，在输出信号中存在多个级别时，所述定时基准可以操作于比采样频率高许多倍的频率。例如，5位输出信号将具有32个级别，并且要求定时基准的频率是采样频率的32倍。

还建议在延迟线周围设计ADC。US2005/0062482 A1讨论了一种这样的ADC拓扑结构。需要转换的模拟信号作为电源电压施加于延迟线，延迟线包括多个串联相连的延迟单元。通过延迟线传播的信号与电源电压成比例地变化。在每个切换周期的开始，在延迟线的开始处施加脉冲。在固定的时间间隔后，测量该脉冲沿延迟线的传播。由于延迟与电源电压成比例地变化，脉冲传播将与模拟信号电压成比例。

延迟单元用于在IC电路实现相对简单，可以减小ADC的生产成本。然而，工艺及温度的变化引入了延迟线操作的变化，能够影响输出的精度。

发明内容

因此，本发明的目的就是提供一种ADC，它能够减小工艺及温度变化对ADC精度的影响。

根据本发明的第一方面，提供了一种积分模数转换器(ADC)，用于将模拟输入信号转换成数字输出信号，所述积分ADC包括：

信号产生装置，用于产生频率等于或大于采样频率的基准时钟信号；

延迟锁定回路，包括带有多个延迟单元的延迟线，其中将延迟锁定回路锁定到基准时钟信号；

积分装置，用于积分第一信号；以及

数字逻辑装置，用于根据所述积分装置执行的积分的定时测量来产生数字输出信号，其中定时测量至少部分取决于所述多个延迟单元的逻辑状态。

信号产生装置可以是能够产生振荡信号的任何电路，例如锁相环(PLL)或晶体振荡器。积分装置可以是具有表示输入积分的输出的任何电路，例如运算放大器电路。数字逻辑装置可以是包括诸如逻辑门和触发器之类的数字逻辑电路元件的任何电路。

本发明使用锁定于基准时钟信号的延迟锁定回路(DLL)。因此，所述基准时钟信号每个时钟周期传播通过DLL一次。然后可以将时钟信号通过延迟线的传播用于在每个时钟周期内执行定时测量。DLL是闭环系统。反馈动作调节独立延迟单元的电源电压，以保证DLL锁定于基准时钟信号并且与所述基准时钟信号同步。这样减小了工艺及温度变化的影响。

积分ADC的一般操作原理如上所述。典型地，执行积分，并测量用于达到预定值的积分时间。然而，通过利用用于定时测量的延迟锁定回路，本发明实现了精确定时测量，它受温度和工艺变化的影响较少。进另外的优势在于DLL中包括的延迟单元是用在许多数字电路中的基本构件块，且可以承受1GHz或更高的切换速度以使得能够获得较好的分辨率和较高的采样频率。另一个优势是ADC具有相对较低的功耗要求，使得它适用于所有应用。还有一个另外的优势在于DLL可以在较小的硅区域中实现，使生产成本最小化。

DLL可以是根据权利要求4中所述的倍增DLL(MDLL)。这样允许DLL使用较少的延迟单元来实现，减少了抖动的数量。它还具有另外的优势，即与没有使用DLL的积分ADC所需的计数电路的操作频率相比，减小了了延迟单元所需的切换速度。

根据本发明的第二方面，提供了一种积分模数转换器(ADC)，用于将模拟输入信号转换成数字输出信号，所述积分ADC包括：

信号产生装置，用于产生具有采样频率的采样时钟信号；

环形振荡器，包括带有多个延迟单元的延迟线，其中所述环形振荡器用于产生振荡信号，所述振荡信号具有等于或大于采样频率的振荡频率；

积分装置，用于积分第一信号；

校准装置，用于通过确定在采样周期中振荡信号边缘通过的延迟单元的个数，利用采样频率或基准频率来校准环形振荡器的振荡频率；以及

数字逻辑装置，用于根据由所述积分装置执行的积分的定时测量，来产生数字输出信号，并且其中所述定时测量至少部分地取决于所述多个延迟单元的逻辑状态。