[发明专利]电流相加型DAC

说明书

技术领域

本发明涉及电流相加型DAC，尤其涉及削减不需要的功耗的技术。 

背景技术

目前，半导体工艺正在向微细化发展，但模拟电路模块与数字电路模块不同，即使工艺微细化也不会使面积小型化。另外，由于一个LSI的多功能化，因此功耗有增加的趋势，使削减功耗成为重大课题。 

以往，作为电流相加型DAC已知具有如下结构：包括数量与数字输入信号的位数相对应的多个电流源、和用于生成将从这些电流源流出的电流值调整为预定值的偏置电压的偏置电路，当输入数字输入信号时，按照该数字输入信号值来选择从上述多个基本电流源流至模拟输出端子的电流，并将这些选择的电流相加后使其从模拟输出端子输出。 

在这种电流相加型DAC中，具有多个系统具备相同的结构而被多通道化的电流相加型DAC，以使得可以一个多用。在该多通道电流相加型DAC中，为了减小其面积，往往在多通道中共用上述偏置电路。 

图8表示电流相加型DAC的结构的一例。在该图中，I1、I2...为多个电流源，DS为数字输入信号，1为偏置电路，3为模拟输出端子，4为稳定电容，SW1、SW2...为开关电路，按照上述数字输入信号DS的值，将上述各电流源I1...的电流切换到上述模拟输出端子3和接地端。 

该电流相加型DAC具有与数字输入信号DS的位数对应的电流源I1...。例如，在温度计式的情况下，若数字输入信号DS为8位， 则有256个电流源，若数字输入信号DS为10位，则有1024个电流源。另外，在二进制式的情况下，若为8位，则具有加权的8个电流源。按照上述数字输入信号DS的值来切换上述开关电路SW1...，仅与上述数字输入信号DS的值对应的量的电流流到上述模拟输出端子3，得到模拟输出。在从上述偏置电路1输出的偏置电压的输出路径上连接有用于减小由串扰(cross talk)等产生的噪声的影响的稳定电容4。 

上述开关SW1...通常使用晶体管来构成。图9是上述开关电路SW1的一例。在该图中，数字输入信号DS被解码器10解码后，被输入到构成开关SW1的两个Pch晶体管P1、P2中的一个晶体管P1的栅极，并且翻转后被输入到另一个Pch晶体管P2的栅极。而且，当解码后的数字信号的对应值为“L”电平时，接收该数字信号的Pch晶体管P1导通，将电流源I1的电流连接至模拟输入端子3，而当解码后的翻转数字信号的对应值为“H”电平时，另一个Pch晶体管P2导通，将电流源I1的电流接地。 

图10表示将如上述那样的电流相加型DAC多通道化的结构。图10是两通道A、B的情况。上述偏置电路1的偏置电压的输出共用于两通道A、B的各电流源的电流调整。 

以往，在这种多通道电流相加型DAC中，作为变更所有电流源的电流流到模拟输入端子时的合计电流即满标电流的方法，有切换偏置电路的偏置电压的方法。例如，在专利文献1中，通过切换偏置电路生成的偏置电压来变更从各电流源流出的电流值，变更满标电流。 

专利文献1：日本特开平8-274642号公报(第三-第四页、图1) 

发明内容

然而，在上述现有的多通道电流相加型DAC中，由于多通道共用偏置电路，因此所有通道的满标电流由偏置电路唯一地确定，不能单独地变更各个通道的满标电流。因此，在产品设计时，符合满标电流需要最大的情况来设计，结果在使用时，在一个通道需要该满标电流的情况下，不需要该满标电流的其他通道常常也无用地消耗该满标电流，存在功耗无益地增大的缺点。另外，在单通道电流相加型DAC、或多通道电流相加型DAC的全部通道中，当在变更满标电流的情况下要变更偏置电压来变更满标电流值时，需要进行用于稳定偏置电压的电容的充放电，具有需要与之对应的时间的缺点。

本发明为了克服上述缺陷，在多通道电流相加型DAC中，采用如下结构：在各通道中进一步由多个小电流的电流源分别构成多个电流源，可根据需要使多个小电流的电流源的一部分停止。