[发明专利]用于模拟和混合信号应用的折叠级联拓扑

说明书

相关申请的交叉引用

本申请要求2005年8月4日提交的美国临时专利申请60/705,873的利益，并因此通过引用来合并2005年8月4日提交的美国临时专利申请60/705,873。本申请还要求2005年8月4日提交的美国临时专利申请60/705,872的利益，并也因此通过引用来合并2005年8月4日提交的美国临时专利申请60/705,872。

这里公开的技术可以使用加利福尼亚大学董事会以及DaquanHuang和Mau-Chung F.Chang先生的标题为“InterleavedThree-Dimensional On-Chip Differential Inductors and Transformers”的PCT专利申请中公开的技术。

关于联邦研究的声明

本发明是在由美国海军授予的许可号为N66001-04-1-8934的政府支持下进行的。政府对本发明具有一定的权利。

技术领域

本发明涉及共射共基放大器电路(cascode circuit)，所述共射共基放大器电路可以用于一些低电源、低功耗应用、以及相对高功率应用中。但是，即使是用于相对高功率应用中，这里所公开的电路设计与现有技术的设计相比，能以较低的电源电压来提供改进的电力生产。

背景技术

当前技术趋向于喜欢低电源电压和低功耗电路。共射共基放大器结构被广泛地用于模拟和混合信号电路。图1a示出了由N个CMOS晶体管2构成的共射共基放大器电路，而图1b示出了由N个双极晶体管4构成的共射共基放大器电路。注意，晶体管2、4的纵向串联布置，以及它们与电源V_DD和地的连接。显然，任何单独的晶体管2、4上的最大压降将远小于V_DD和地之间的差，所以，晶体管2、4没有真正地被有效利用。

共射共基放大器拓扑很流行。典型的共射共基放大器是一种电子有源器件装置，所述装置将两个或更多放大器级结合，以便增加输出阻抗并减少寄生电容，从而带来高增益，并增加带宽。共射共基放大器装置通常特指跨导放大器与电流缓冲级的结合。

用于N级共射共基放大器结构的最小电源电压(图1a和图1b的实施例中的V_DD)对于CMOS晶体管是N_X(V_gs-V_th)，对于双极晶体管是N_XV_BE(on)。这种约束严重地限制了这些电路在低功率和电压应用中的使用，这是因为，由于电源电压的限制而没有足够的用于信号摆幅的净空间(headroom)。

现有技术的功率放大器参考图6a-6c来讨论。用相对奇异的(与硅相比)半导体材料制造的昂贵的HEMT已经被用于图6a的电路中，以便构成功率放大器，比如可以使用在电信设备的最终RF级的功率放大器。奇异的HEMT设备趋向于需要复杂的电源，这是因为，所需要的电压趋向于比在使用此类器件的通信设备中其它地方所使用的电压更高。

发明内容

本发明使用基于变压器的“origami拓扑”(级联的折叠)拓扑，本公开通过允许电源电压可以低到对MOS器件来说是V_gs-V_th、对双极器件来说是V_BE(on)来克服这种低电源瓶颈。

根据本发明的一方面，在共射共基放大器设计中，DC偏置路径与AC信号路径分离。本共射共基放大器设计的每个电路级具有其自己的DC路径，并被单独偏置。所以，电源电压可以低到对MOS晶体管来说是V_gs-V_th、对双极晶体管来说是N_XV_BE(on)，却仍然可以提供相对大的AC动态范围。AC信号经由级间的变压器来耦合。

前述总结并非意在包括本发明的所有方面、目的、优点和特征，也不应意味着对本发明范围的任何限制。该简短总结是根据37C.F.R.1.73和M.P.E.P.608.01(d)的要求而提供的，仅仅来将本发明所涉及的领域、本发明的特点通知给公众，尤其是通知给那些对本特定技术感兴趣的人，以便有助于在未来的研究中容易理解本专利。