[发明专利]避免基本输出入系统程序更新失败的计算机系统及其方法

说明书

技术领域

本发明提供一种避免基本输出入系统程序更新失败的计算机系统及其相关方法，尤其指一种利用一开机选择单元由多个存储块选择一存储块所存储的基本输出入系统程序开机的计算机系统及其相关方法。

背景技术

大部分的计算机系统于开机时系利用一中央处理单元执行存储在非易失性存储器(Non-Volatile Memory)内的基本输出入系统程序以完成开机的操作。基本输出入系统程序除了提供计算机系统内元件的驱动程序及操作系统等基本功能支援外，还包含一开机自我测试(Power on Self-Test，POST)程序及一启动载入程序(Bootstrap Program)。开机自我测试程序用以确保在计算机系统内的基本元件可以正确地工作，在执行完开机自我测试程序后，接着执行启动载入程序，以将操作系统的监督程序由磁盘驱动器载入主存储器。

请参考图1。图1为先前技术一计算机系统10的基本输出入系统结构的示意图。计算机系统10为一嵌入式系统(Embedded System)，其包含一中央处理单元12、一存储器总线14及一存储单元16。存储器总线14耦接于中央处理单元12，其包含多条数据线与多条地址线(未标示于图中)。中央处理单元12可通过存储器总线14存取数据，以控制计算机系统10的操作。存储单元16用来存储一基本输出入系统程序BIOS。

为了避免基本输出入系统程序BIOS更新失败或是遭受病毒破坏而导致基本输出入系统程序BIOS损毁，公知技术提出了双BIOS概念(Dual-BIOS)。请参考图2。图2为先前技术一计算机系统20的基本输出入系统结构的示意图。计算机系统20包含一中央处理单元22、一存储器总线24、一第一存储单元26、一第二存储单元27以及一切换装置28。计算机系统20与计算机系统10不同的处在于，计算机系统20通过第一存储单元26及第二存储单元27存储一第一基本输出入系统程序BIOS1及一第二基本输出入系统程序BIOS2，并使用切换装置28来选择由哪一个存储单元所存储的基本输出入系统程序开机。如此一来，即使第一基本输出入系统程序BIOS1更新失败，也能经由调整设定，而从第二基本输出入系统程序BIOS2执行开机。然而，多了一个存储单元不但得多购置一个或非型(NOR)闪速存储器，也势必造成空间的浪费。

请参考图3。图3为说明图1中的中央处理单元12与存储单元16的地址的示意图。存储单元16为或非型闪速存储器，由于或非型闪速存储器具有多条数据线与多条地址线，中央处理单元12可以直接存取数据。而或非型闪速存储器的容量大小则是由地址线的数量来决定，例如1MB的或非型闪速存储器需要20条地址线，4MB的或非型闪速存储器需要22条地址线。因此，当中央处理单元12欲存取地址0x000000的数据时，必须将存储单元16的所有地址线全部设成0，此时，中央处理单元12的地址0x000000会对应到存储单元16的地址0x000000。当中央处理单元12欲存取地址0x100000的数据时，必须将存储单元16除了第20条地址线外的其他地址线全部设成0，此时，中央处理单元12的地址0x100000会对应到存储单元16的地址0x100000，如图3所示。

目前的嵌入式系统使用一或非型闪速存储器(NOR Flash)作为开机程序的存储装置，如此的优点在于或非型闪速存储器可被一新的基本输出入系统程序直接再程序化，可省去置换硬件装置的麻烦及成本。然而，于更新基本输出入系统程序BIOS的过程中，若基本输出入系统程序BIOS被不当更新或者遭受病毒破坏而导致计算机系统10当机，在这种情况下，使用者只好对存储单元16进行硬件置换的工作。

发明内容

因此本发明的主要目的的一在于提供一种避免基本输出入系统程序更新失败的计算机系统及方法来解决上述问题。

本发明提供一种避免基本输出入系统程序更新失败的计算机系统。该计算机系统包含一中央处理单元、一存储器总线、一存储单元以及一开机选择单元。该中央处理单元用来控制该计算机系统的操作。该存储器总线耦接于该中央处理单元，该存储器总线包含多条数据线与多条地址线，该中央处理单元可通过该多条数据线与该多条地址线存取数据。该存储单元包含多个存储块，每一存储块具有一起始地址及一结束地址，用来存储一基本输出入系统程序。该开机选择单元耦接于该存储器总线与该存储单元之间，用来根据一控制信号由该多个存储块选择一存储块所存储的基本输出入系统程序开机。其中，该存储单元为一非易失性存储器。该存储单元为一或非型闪速存储器。该计算机系统为一嵌入式系统。