[发明专利]核对差动线对的方法与电脑可读取存储媒介

说明书

技术领域

本发明是有关于一种电路布局，且特别是有关于一种核对差动线对的方法与电脑可读取存储媒介。

背景技术 

随着科技日新月异，高频高密度的印刷电路板(printed circuit board)设计，已成为现代电子产品发展的关键。主要的原因在于，印刷电路板的布局设计上，一个布局图往往会同时呈现数百个、甚至更多的电子元件与导线。基于电子产品所讲求的可携性与稳定性，该些电子元件与导线的布局方式，往往必需在有限的布局面积下，寻求到最佳的对应关系来避免耦合路径的产生。藉此，存在于电子元件或是导线之间的杂讯，才可有效地被降低。

基于上述理由，印刷电路板在进行电路布局的过程中，导线与导线之间的布局方式，设计人员通常会利用两条导线构成一组差动线对的方式，来降低实体上耦合路径的产生。举例来说，通用串行总线(universal serial bus)、低电压差动信号(low voltage differential signal)、以及序列ATA(Serial ATA)的布局方式，都必须采用差动线对的布局方式，来增强印刷电路板制作上的良率。

然而，现今印刷电路板的布局环境中，设计人员往往只能通过人为的操作，来对布局图中的差动线对进行核对。此时，设计人员必须耗费庞大的注意力与耐心度，逐一地核对每一差动线对，以检测出构成此差动线对的两条导线，两者之间的距离是否符合设计需求。可想而知的是，此种单靠人为的核对方式，不仅耗费人力。且实际操作上，倘若设计人员稍有疏失，印刷电路板的操作性能将大打折扣。更甚者，设计人员的疏失将导致印刷电路板无法正常工作。

发明内容

本发明提供一种核对差动线对的方法，能自动核对布局图中每一差动线对的布局方式，以解决先前技术操作的人为疏失，进而提升电子产品的稳定性。

本发明提出一种核对差动线对的方法。此方法包括下述步骤。首先提供一布局图，此布局图包括多条导线。接着，比对每一导线所对应的属性数据，以从这些导线中判别出所欲检测的多个差动线对。之后，找出每一差动线对所形成的转折点，以将每一差动线对区分成多个差动线段组。藉此，计算每一差动线段组中两线段的距离，并将计算出的距离与一预定值相比，以判定所检测的差动线段组的布局方式是否正确。

本发明再提出一种核对差动线对的方法。此方法包括下述步骤。首先提供一布局图，其中包括第一导线与第二导线。比对第一导线的第一属性数据与第二导线的第二属性数据，以判别第一导线与第二导线是否为差动线对。若第一导线与第二导线为差动线对，则检查第一导线与第二导线的线距。

在本发明的较佳实施例中，上述核对差动线对的方法还包括下述步骤。将上述布局图转译成一布局清单，其中此布局清单记录着每一导线对应的属性数据。此外，在判定所检测的差动线段组的布局方式是否正确后，显示布局图中布局方式不正确的差动线段组。

在本发明的较佳实施例中，当每一导线所对应的属性数据为一导线名称时，上述“判别出所欲检测的多个差动线对”的步骤包括：逐一检测每一导线的导线名称，以找出上述导线名称中两两相互对应的导线名称。之后，依据两两相互对应的导线名称，找出上述的差动线对。

在本发明的较佳实施例中，当每一导线所对应的属性数据为一导线形态时，上述“判别出所欲检测的多个差动线对”的步骤包括：逐一检测每一导线的导线形态，且将拥有相同导线形态的两导线，视为一差动线对。

值得注意的是，在本发明的较佳实施例中，上述布局图为印刷电路板的布局图。此外，差动线段组所欲比对的预定值，随着每一差动线段组所对应的属性数据而变动。

本发明另提出一种电脑可读取存储媒介，用以存储一电脑程序。电脑程序用以载入至一电脑系统中并且使得电脑系统执行上述核对差动线对的方法的任一步骤。

为让本发明的上述特征和优点能更明显易懂，下文特举较佳实施例，并配合附图作详细说明如下。

附图说明

图1为依照本发明较佳实施例的核对差动线对的方法流程图。

图2为用以说明本发明的较佳实施例的布局清单图。

图3为用以说明“判别出所欲检测的多个差动线对”的步骤流程图。

图4为用以说明“判别出所欲检测的多个差动线对”的另一步骤流程图。

图5为用以说明本发明的较佳实施例的布局图。

图6为用以说明“计算每一差动线段组中两条线段的距离”的步骤流程图。

具体实施方式