[发明专利]限制信号线布设的方法

说明书

技术领域

本发明涉及一种限制信号线布设的方法，更具体地，涉及一种于一执行布设作业的信号线超过所设定的走线长度的限制要求时可自动限制信号线布设的方法。

背景技术

当前，精密要求的半导体技术，使得电晶体尺寸越来越小，因而电子零件的信号传输越来越快，从而导致高速数位电路系统设计领域包括例如信号线的反射、时间延迟及信号之间的串扰等信号完整性问题以及电磁相容性方面的问题日趋严重。

一般，信号线的布线长度会影响信号的延迟时间，因此，以较为常见的多层电路板(multi-layer PCB)为例，出于对信号线的延迟时间的考量，一般会对高速信号线的总走线长度有一定的限制，以避免信号线过长影响信号的延迟时间，造成电性品质下降；另外，由于信号在印刷多层电路板的表层与内层的传输延迟亦并不相同，故通常要求将高速信号线通过过孔(Via)而布设于多层电路板的内层，并且对自连接垫(pad)引出的包括顶层(Top)或底层(Bottom)的表层的走线长度也有一定的限制，即该高速信号线自焊垫(pad)走线出来到过孔(Via)的距离有所限制。只有这样才能保证该高速信号线的延迟时间，避免其因超过一定的限定而对系统的时序构成危害，影响产品的品质。

但是，于现有布线技术中，通过例如ADE的布线软件于进行高速信号线的布线作业过程中，并没有提供一可对所欲布设的信号线进行布线长度限制的功能，即是，虽可以即时显示所布设的信号线的长度变化，但并不能对超过布设长度要求的信号线采取限制措施，故往往会发生以下情形，例如布线工程师因在布线过程中并没有留意布线的长度变化，不能即时发现错误，而使其所布设的信号线无意中超过产品规格所要求的长度限制，因此，经常要在布线完成后甚至是整个多层电路板设计完成后方才进行检查并发现错误时，还须要求布线工程师依据产品规格重新执行调线作业，调整各信号线的位置及其走线路径以使信号线的走线长度满足要求，如此造成多次重工，降低作业效率。

因此，如何克服上述背景技术的缺点，进而提供一种性能优越的布设技术以提供一种信号线长度限制的功能，从而使布设的信号线可于有限布线区域内满足线长要求，从而提高设计效率，实为目前所需要解决的问题。

发明内容

鉴于上述现有技术的缺点，本发明的主要目的在于提供一种限制信号线布设的方法，其提供一种信号线长度限制的功能，以于已布设的部分的信号线的总走线长度或信号线于该电路板表层的走线长度超过所设定的上限值时，令布线软件自动停止布线动作，以供布线工程师适时作出调整，从而所布设的信号线的线长满足要求。

本发明的另一目的在于提供一种限制信号线布设的方法，从而提高布线效率，避免重工。

为达上述目的及其他，本发明即提供一种限制信号线布设的方法。该限制信号线布设的方法加载于一布线软件中，用以辅助该布线软件于一电路板上布设一信号线，该信号线布设于该电路板的表层及内层，该方法包括：设定所欲布设的信号线的总走线长度及该信号线于该电路板表层的走线长度的上限值；于该布线软件执行布线作业过程中，计算已布设的部分的该信号线的总走线长度及该信号线于表层的走线长度；以及将计算的已布设的部分的该信号线的总走线长及该信号线于该电路板表层的走线长度与所设定的对应参数的上限值进行比对，以于已布设的部分的该信号线的总走线长度或该信号线于该电路板表层的走线长度是超过所设定的上限值时，令该布线软件暂停布线动作，以供布线工程师适时调整走线路径。

上述该电路板的表层具有第一连接垫及第二连接垫以及连通至内层的第一过孔及第二过孔。于本实施例中，该信号线的走线路径为由该电路板表层的第一连接垫走线至该第一过孔且经由该第一过孔行进至该电路板的内层，并于该电路板的内层走线一段距离后经由第二过孔行进至电路板的表层，并由该表层走线至该第二连接垫。因此，于该布线软件执行布线作业过程中，计算该信号线于该电路板表层的第一连接垫至第一过孔之间的走线长度、第二过孔至该电路板表层的第二连接垫之间的走线长度、以及依照该信号线的走线路径所布设完成的部分的该信号线的总走线长度。

上述该限制信号线布设的方法复包括当布线工程师适时调整该信号线的走线路径以使信号线满足所设定要求后，令该布线软件继续执行布线作业以最终完成该信号线的布设。