[发明专利]模数转换器结构

说明书

技术领域

本发明涉及一种模数转换器结构，尤其涉及一种应用于10比特100兆采样速率的流水线的模数转换器结构。

背景技术

高速模数转换器(High-Speed ADC，简称“HS ADC”)作为模拟前端(AFE：Analog Front End)，被广泛的应用于各种系统以及系统集成(SOC)中，如各种通信、图像采集、视频等领域。随着系统集成开展以及手持设备等的需求，不仅要求HS ADC具有良好的性能，更要求HS ADC的面积要小，功耗要低。

衡量HS ADC性能的主要指标有：

Fs：单位时间内进行模数转换的次数，即转换速率；根据奈奎斯特(Nyquist)采样定理，决定了输入信号的带宽。

ENOB：有效比特数；衡量输出编码代表输入模拟信号精度的指标。

Area：电路的实际有效面积。

Pd：功率消耗。

目前常用的互补金属栅氧化物(COMS)高速模数转换器主要有快闪(Flash)模数转换器和流水线(Pipeline)模数转换器两种电路结构。所谓快闪模数转换器就是在瞬间把模拟信号转化成数字编码，它的基本结构如图1所示，2N个电阻序列把基准电压VREF分成2N-1个参考电压，这些参考电位再和输入信号Vin在Fs有效的时候进入2N-1个比较器阵列进行比较，比较结果进入编码阵列输出N位的数字编码。由它的结构看出这种结构最大的有点就是速度快，转换频率甚至可达几吉赫兹。但是它的缺点也很明显，(a)分辨率做不高，在8比特以下；(b)FM不高。因此当采样频率在几十兆赫兹～200兆赫兹范围之内时，人们通常设计流水线模数转换器来满足需求。所谓流水线模数转换器，它由若干级电路串联而成，每一级完成若干为编码，并把剩余信号传递至下一级，如此类推的一种模数转换器电路结构。目前最流行的是1.5比特结构的流水线模数转换器的结构。

如图2所示，它是采用1.5比特的10位流水线模数转换器结构，主要由1个采样保持电路(S/H)、Stagei(i＝1～8)、一个2位的快闪(2b flash)模数转换器和冗误纠正逻辑(Error Correction Logic)电路构成。采样保持电路使用开关电容和放大器，半个时钟周期完成采样，此时放大器处于复位状态；另外半个时钟周期进行保持，并对下一级的电容充电，此时放大器工作。Stagei主要也使用了开关电容和放大器，内置了1.5比特的模数转换器和数模转换器，在半个时钟周期，对输入信号进行采样以及量化，此时放大器处于复位状态；另外半个时钟进行保持，主要完成几个动作，(a)，数模转换器把量化的结果模拟化；(b)在输入信号中把数模转换器的结果减去；(c)把减法结果放大一倍；(d)对下一级电容充电；因此整个级处理的传递函数如下式：

Vout=2×Vin+VRVin<-VR/42×Vin-VR/4<=Vin<=VR/42×Vin-VRVin>VR/4---(2)]]>

其中：VR是参考电压