[发明专利]探针卡测试系统

说明书

技术领域

本发明涉及一种半导体集成电路测试设备，特别是指一种探针卡测试系统。

背景技术

随着半导体制造线宽的缩小，每枚晶圆上所能制造的芯片数也越来越多，由原来的几百个上升到几千个甚至几万个。这种趋势给晶圆测试带来了更大的挑战，一方面，带来测试时间的增加而导致每枚晶圆测试成本的急剧上升，另一方面随着测试用探针在两次清扫之间所需测试的芯片数的增加，由此带来的针尖粘污而导致的测试稳定性问题愈加突出。

近几年来，采用增加探针卡DUT(测试对象)并列同测的方法能够有效地解决上述问题，但是，该方法受限于ATE(自动测试设备)在测试通道资源及同测配置能力，无法在所有测试设备上进行有效应用。

随着技术的发展，也出现一种在ATE上通过开关切换来提高DUT同测从而提高测试效率的ATE系统设计方法，这种设计思路同样基于ATE在测试资源有限条件下而尽可能提高探针卡上测试对象并列配置数，从而提高测试效率和降低探针卡由于在探针卡清扫间隔内测试次数过多而导致稳定性问题方面取得了较显著的效果。

但是，这种设计是基于ATE硬件系统本身所进行的，其推广应用性受限于ATE制造商。

因此，在此技术领域中需要一种探针卡测试系统，其DUT数不受ATE的通道资源的约束，实现多DUT并列测试，提高测试效率。

发明内容

本发明要解决的技术问题是提供一种探针卡测试系统，通过多DUT(测试对象)探针配置数减少探针与晶圆接触过程中的相对移动次数，提高测试效率。

为解决上述技术问题，本发明的探针卡测试系统，不受测试通道资源限制的多个DUT并列配置，其中，M个DUT对应的探针共享N个测试通道资源，每个DUT对应J根探针，所述探针与所述测试通道资源通过M*J个可控开关连接。

所述开关通过编程切换，实现M个DUT对应的探针对N个测试资源通道的分时复用。

本发明的探针卡，在ATE测试资源有限的条件下，通过探针卡的多DUT测试对象探针配置数减少测试中探针与每枚晶圆接触的次数，达到减少探针与晶圆接触过程中相对移动次数，从而提高测试效率。另一方面是减少探针在清扫间隔内与焊盘(Pad)的接触次数，从而减小由于过多次数的接触带来的探针污染或氧化导致的测试不稳定问题。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明。

图1～图2是本发明多DUT并列测试示意图。

具体实施方式

本发明设计方案中，探针卡的探针配置DUT组数不受ATE实际能够支持的DUT同测配置组数的限制。在探针卡设计中，多个DUT对应的探针共享同一个测试资源通道，每个共享探针与测试通道间通过可控开关相连。

探针卡上开关由测试程序实现编程控制，在测试时，通过程序控制探针卡上的可控开关的切换实现测试资源的分时复用。在一次的探针与晶圆的接触中，通过分时复用实现所有DUT配置探针所对应到晶圆上的测试对象的测试，完成多DUT配置的测试。

如图1、2所示，4个DUT1、DUT2、DUT3、DUT4并列配置，即M＝4，其中，2个DUT1和DUT2对应的探针共享2个测试通道资源CH1和CH2，2个DUT3和DUT4对用的探针共享2个测试通道资源CH3和CH4，即N＝4，每个DUT对应2根探针，即J＝2，所述探针与测试资源间通过M*J＝4*2＝8个可控开关实现连接。第1次关闭开关K1、K2、K5、K6时，开启开关K3、K4、K7、K8时实现DUT1和DUT3测试，即同时测得DUT1和DUT3，切换可控开关，关闭K3、K4、K7、K8，开启开关K1、K2、K5、K6时实现DUT2和DUT4测试，即同时测得DUT2和DUT4，最终实现4个DUT对应的探针对4个测试资源通道的分时复用同测。

由于减少了晶圆测试中的探针与晶圆接触数所带来相应的接触机械移动时间的减少，从而降低了每枚晶圆的测试成本。以10000颗芯片/晶圆为例，如果ATE同测能力为最大2同测，每个芯片单测的测试时间为1sec，通常相对移动时间为1sec，此时每枚晶圆的测试时间为5000sec(相对移动时间)+5000sec(纯测试时间)＝10000sec。

按照发明设计的方案，如果采用16DUT配置的探针卡，那么总的测试时间变为1250sec(相对移动时间)+5000sec(纯测试时间)＝6250sec，测试时间相对降低了37.50％。

降低两次探针清洗间隔中探针与焊盘接触的次数，可以避免一些由于探针与Pad接触次数超出清扫需求规格而导致的测试不稳定问题。通常的探针清扫是在每测完一枚晶圆后进行，以上面的例子而言，如果采用ATE所能支持的2同测方式，那么清扫间隔内探针和焊盘要发生5000次接触，而如果使用上述的16DUT的方式，那么只发生1250次接触。从另一个角度讲，如果清扫是基于固定接触次数而进行的，则本设计可以减少清扫次数，从而达到降低测试成本的目的。