[发明专利]移位寄存器

权利要求书

1.一种移位寄存器，包括多个阶级电路，每一该些阶级电路包括：

一移位电路，接收一输入信号，提供一输出信号，该输出信号为该输入信号经过逻辑运算与延迟而来，而该移位电路包括：

一第一三相反相器，具有一输入端、一第一控制端、一第二控制端、及一输出端，以该输入端接收该输入信号，以该第一控制端接收一第一时钟脉冲信号，以该第二控制端接收一第二时钟脉冲信号；

一第一反相器，具有一输入端及一输出端，以该输入端电性连接该第一三相反相器的该输出端；

一第二三相反相器，具有一输入端、一第一控制端、一第二控制端、及一输出端，以该输入端电性连接该第一反相器的该输出端，以该第一控制端接收一第一控制信号，以该第二控制端接收一第二控制信号，以该输出端电性连接该第一反相器的该输入端；

一第三三相反相器，具有一输入端、一第一控制端、一第二控制端、及一输出端，以该输入端电性连接该第二三相反相器的该输出端，以该第一控制端接收该第二时钟脉冲信号，以该第二控制端接收该第一时钟脉冲信号；

一第二反相器，具有一输入端及一输出端，以该输入端电性连接该第三三相反相器的该输出端，该输出信号为根据该第二反相器的输出所产生；以及

一第四三相反相器，具有一输入端、一第一控制端、一第二控制端、及一输出端，以该输入端电性连接该第二反相器的该输出端，以该第一控制端接收该第一控制信号，以该第二控制端接收该第二控制信号，以该输出端电性连接该第二反相器的该输入端；以及

除了该些阶级电路当中的第一个以外，每一该些阶级电路还包括：

一逻辑电路，根据所属阶级电路的内部信号产生至少一个控制信号，以该控制信号取代对应的该移位电路操作所需的时钟脉冲信号当中的至少一个，而且该逻辑电路包括：

一异或非门，具有一第一输入端、一第二输入端、及一输出端，以该第一输入端电性连接该阶级电路的第二反相器的输出端，以该第二输入端电性连接该第一反相器的输出端，输出该第一控制信号；以及

一第三反相器，接收该第一控制信号，输出该第二控制信号。

2.如权利要求1所述的移位寄存器，其特征在于，该输入信号来自该上一个阶级电路。

3.如权利要求2所述的移位寄存器，其特征在于，该输入信号来自该上一个阶级电路的第三三相反相器的输出端。

4.如权利要求1所述的移位寄存器，其特征在于，该第二时钟脉冲信号为该第一时钟脉冲信号的反相信号。

5.如权利要求4所述的移位寄存器，其特征在于，该第二时钟脉冲信号为该第一时钟脉冲信号经过一第四反相器而产生。

6.如权利要求1所述的移位寄存器，其特征在于，每一该些三相反相器在其第一控制端为一第一状态且其第二控制端为一第二状态时截止，在该第一控制端为该第二状态且该第二控制端为该第一状态时输出其输入端的反相状态。

7.如权利要求6所述的移位寄存器，其特征在于，该第一状态为逻辑1，该第二状态为逻辑0。

8.如权利要求7所述的移位寄存器，其特征在于，每一该些三相反相器包括：

一第一PMOS场效应管，电性连接于该输入端与一电压源；

一第二PMOS场效应管，电性连接于该第一控制端、该第一PMOS场效应管与该三相反相器的输出端；

一第一NMOS场效应管，电性连接于该输入端与一接地端；以及

一第二NMOS场效应管，电性连接于该第二控制端、该第一NMOS场效应管与该输出端。

9.如权利要求6所述的移位寄存器，其特征在于，该第一状态为逻辑0，该第二状态为逻辑1。

10.如权利要求1所述的移位寄存器，其特征在于，该异或非门还包括一第三输入端与一第四输入端，该第三输入端电性连接于该阶级电路的第三三相反相器的输出端，该第四输入端电性连接于该第一三相反相器的输出端。

11.如权利要求1所述的移位寄存器，其特征在于，还包括：

一与非门，具有一第一输入端、一第二输入端、及一输出端，以该第一输入端接收一输出使能信号，以该第二输入端电性连接该第二反相器的该输出端，该输出信号为根据该与非门的输出而产生。

12.如权利要求11所述的移位寄存器，其特征在于，还包括：

一第五反相器，具有一输入端及一输出端，以该输入端电性连接该与非门的该输出端，输出该输出信号。