[发明专利]数字同步系列简易仪表实现装置

权利要求书

1.一种数字同步系列简易仪表实现装置，用于在生产中对数字同步系列的被测单元进行误码性能及直通性能的检测，其特征在于，包括程序自举模块和至少一个收发检测模块，其中：

程序自举模块，用于控制数字同步系列简易仪表的自动运行、上电后自动配置业务类型，控制收发检测模块的光收发单元开关，上报和指示接收通道误码及告警，并用于设置端口的业务速率；

收发检测模块，用于生成并发送数字同步系列光信号至被测单元，或从被测单元接收待测的数字同步系列光信号并对其进行检测，或在生成并发送数字同步系列光信号至被测单元后直接从被测单元接收输出的数字同步系列光信号并对其进行检测；

其中，所述收发检测模块包括：

数据序列产生单元，用于产生并发送具有固定序列的数据载荷，供后继单元处理；

管理单元数据生成单元，用于从数据序列产生单元接收数据载荷，并在所述数据载荷中增加通道开销、计算通道的比特交织奇偶校验、插入管理单元指针，形成管理单元数据；

数字同步系列信号生成单元，用于从管理单元数据生成单元接收所述管理单元数据，并对所述管理单元数据加上数字同步系列帧信号、计算段的比特交织奇偶校验、插入段开销，对信号进行扰码，形成同步数字系列的同步传送模式信号STM-N；

光发送单元，用于接收所述STM-N信号，并对其进行电光转换后，发送数字同步系列的光信号至被测单元进行测试；

光接收单元，用于从被测单元接收被测数字同步系列光信号，并将该被测光信号进行光电变换后变成低速电信号，供后继单元处理；

数字同步系列信号解析单元，用于对来自光接收单元的数字同步系列信号进行帧检测、帧校核、锁定数字同步系列帧，进行STM-N信号解扰码，提取数字同步系列开销并分离出管理单元数据，进行段的误码比特交织奇偶校验，给出接收端口上段的误码指示和误码上报；

管理单元数据解析单元，用于接收来自数字同步系列信号解析单元的管理单元数据，经过指针处理，分离通道开销和数据序列，进行通道误码比特交织奇偶校验，计算给出通道的误码指示和告警；

数据序列校验单元，用于接收管理单元数据解析单元的数据序列，并将该数据序列与数据序列产生单元所产生的预设数据进行比较，给出系统比特误码。

2.如权利要求1所述的装置，其特征在于，所述数据序列产生单元所产生的数据载荷是伪随机二进制序列PRBS数据、或全“1”数据、或全“0”数据。

3.如权利要求1所述的装置，其特征在于，所述数字同步系列信号生成单元所产生的STM-N信号的速率是同步数字系列所规定的STM-1、或STM-4、或STM-16、或STM-64。

4.如权利要求1所述的装置，其特征在于，所述被测单元接光发送单元时，所述装置用于检测被测单元的接收通道是否正常，包括业务速率、帧检测、比特交织奇偶校验。

5.如权利要求1所述的装置，其特征在于，所述被测单元接光接收单元时，所述装置用于检测被测单元的扰码、帧结构、开销插入功能是否正确。

6.如权利要求1所述的装置，其特征在于，所述被测单元跨接于所述光发送单元与所述光接收单元之间时，所述装置用于检测被测单元的速率、帧结构、比特交织奇偶校验误码、以及信号直通能力。

7.如权利要求1所述的装置，其特征在于，所述数据序列产生单元、管理单元数据生成单元、数字同步系列信号生成单元、数字同步系列信号解析单元、管理单元数据解析单元、数据序列校验单元是在数字同步模式成帧芯片或者现场可编程门阵列FPGA上实现的。

8.如权利要求1或7所述的装置，其特征在于，在采用FPGA时，所述装置进一步包括误码计数模块，用于累加误码计数，提供性能上报和查询所需的误码计数。

9.如权利要求1或3所述的装置，其特征在于，在所述同步系列信号为STM-16或STM-64时，所述数字同步系列信号生成单元与所述数字同步系列信号解析单元采用串行/解串行芯片进行低速/高速或高速/低速电信号转换。

10.如权利要求1所述的装置，其特征在于，所述装置在所述光发送单元与光接收单元直接相连时，用于检测接收的信号质量，根据所接收信号是否有帧的错误和误码来验证收发通道的功能。