[发明专利]一种用于内电路测试点的传输线

说明书

技术领域

本发明涉及一种传输线，尤其涉及一种用于内电路测试点的传输线。

背景技术

内电路测试(In-Circuit Test；ICT)是应用于印刷电路板(PrintedCircuit Board；PCB)制造过程中的测试操作，其使用针床式的内电路测试设备来接触印刷电路板的电路节点以便测量元件的效能或参数，而可忽略是否有其它的元件连结至被测量的元件。

通过依序地测量每个元件来检查元件是否有正确的参数值，例如电阻值、电容值等，以及就像大部分印刷电路板在制造过程中会出现的差错，例如开路、短路或元件错误等，甚至是因静电伤害而失效的集成电路(IntegratedCircuit；IC)也可利用内电路测试检测出来。当然，内电路测试的本意并非是用来为印刷电路板做功能性的测试，然而，若针对于此做适当的电路总成，也可达到此要求。

内电路测试设备包括多个驱动器与多个探测器，驱动器与探测器通常为一对一搭配设置而用以执行电路检测，顾名思义，驱动器提供电压或电流以驱动电路上的节点使其致能至一特定的预期状态，于此，驱动器具有相当高的能力方能驱动节点而可忽略且不影响该节点的周遭电路，而且驱动器必须具有相当低的阻抗才能够趋动电路测量而不影响到驱动节点的自然的输出状态。另一方面，探测器用来做参数测量，如同其它的测量装置，其必须具有非常高的阻抗才不致影响到被测量的电路。

然而，在印刷电路板中，为了增加量产时产品的可靠度与优良率，必须在电路的信号线上增加内电路测试点，如图1所示，为现有的增加内电路测试点101在传输线102上的示意图，内电路测试点101用以验证是否存在着未预期的开路或短路。由于内电路测试点101具有电容性的低阻抗特性，因此，如果增加更多的内电路测试点101于传输线102上，势必加深传输线阻抗不连续性的效应，进而在高速数字电路上产生明显的信号反射现象。

目前并不能够降低内电路测试点所造成的阻抗不连续性，因此有时为了不影响信号完整性(Signal Integrity)，必须将传输线上的内电路测试点移除，但是，对于被移除内电路测试点的信号线便不能验证导线上是否存在着未预期的开路或短路。

发明内容

本发明所要解决的技术问题在于提供一种用于内电路测试点的传输线，本发明利用阻抗匹配的观念，利用史密斯图(Smith Chart)依据预期频率来调整单根传输线最佳化的线长与线宽，以改变连接到内电路测试点的传输线部分线段的宽度，使其呈现电感性的高阻抗特性，达到频率点的阻抗匹配，进而改善内电路测试点电容性的低阻抗特性所造成不连续的效应，并在不移除内电路测试点与不增加成本的条件下，改善信号反射损失。

为实现上述目的，本发明所提供了一种用于内电路测试点的传输线，该传输线设置于一印刷电路板上并且具有至少一内电路测试点，用以提供电路测量，该传输线在连接该内电路测试点的一侧配置一第一线长与一第一线宽的一第一线段，该传输线位于该内电路测试点的一侧的部分线段配置一第二线长与一第二线宽的一第二线段，该第二线宽小于该第一线宽，该第二线段连接该内电路测试点与该第一线段.

本发明利用阻抗匹配的观念以最佳化连接到内电路测试点的传输线部分线段的线长与线宽，使该部分线段呈现电感性的高阻抗特性，达到频率点的阻抗匹配，进而改善内电路测试点电容性的低阻抗特性所造成不连续的效应。

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

附图说明

图1为现有的增加内电路测试点在传输线上的示意图；

图2为本发明的改变传输线部份线长与线宽的示意图；

图3为本发明的未补偿测试点与补偿后测试点的反射损失曲线图；及

图4为本发明的未补偿测试点与补偿后测试点的眼图。

其中，附图标记

101，201：内电路测试点

102：传输线

202：第一线段

203：第二线段

301：补偿后信号的反射损失曲线

302：未补偿的传输线的信号的反射损失曲线

401：补偿后信号的眼图

402：未补偿传输线的信号的眼图

具体实施方式

以下在实施方式中详细叙述本发明的详细特征以及优点，其内容足以使任何本领域的技术人员了解本发明的技术内容并据以实施，且根据本说明书所揭露的内容、申请专利范围及图式，任何本领域的技术人员可轻易地理解本发明相关的目的及优点。