[发明专利]用于片上系统中知识产权核和功能模块的功耗降低方法

说明书

技术领域

本发明涉及微处理器体系结构和集成电路技术，特别涉及片上系统(System-on-Chip，以下简称SoC)中各种知识产权(Intellectual Property，以下简称IP)核和功能模块的功耗降低方法。

背景技术

众所周知，提高SoC设计效率的关键有赖于IP核的可重复使用。IP核是工程师们研究设计的提炼，主要实现一些常见而且有一定设计难度的功能，这些IP核一般都经过验证，可以使SoC的设计者们不用重复设计便可直接使用这些IP核，从而缩短设计周期和提高系统可靠性。因此，IP核是SoC的基本单位，降低SoC功耗就需要设计低功耗的IP核。

已有的利用门控时钟降低IP核功耗的方法有两种：一种是使用电子设计自动化(Electronics Design Automation，以下简称EDA)工具在IP核中具有自反馈的寄存器前面插入门控单元；另一种是IP核设计者手工在整个模块的时钟信号输入前加入一个可编程的门控单元，用户利用软件开关这个IP核的时钟。已有的技术中第一个方法的缺点是必须使用特定的EDA工具，并会无规律地插入大量的门控单元，对本来就很复杂的后端时钟树设计造成更大的难度，而且当IP核不工作时并没有关闭整个IP核的时钟网络，虽然部分电路会休眠，但功耗降低并不彻底；而已有技术中第二个方法的缺点是不能自动开关IP核的时钟，而是需要用户软件支持，并依赖于用户对IP核使用的监控，也就是说用户需要根据自己对该IP核和功能模块的使用情况，决定其时钟的开启或关闭，因而此种方法效率低下且易出错。比如，IP核时钟实际需要关闭的时候，用户并不一定关闭时钟，因此损失不必要的功耗；而不能关闭时钟的时候，由于用户的疏忽而造成的关闭，将导致系统出现严重错误。

因此，现有技术的不足就需要一种改进的用于SoC中IP核和功能模块的功耗降低方法。

发明内容

本发明的目的是克服已有技术中降低功耗不彻底和容易出错的问题，从而提供一种改进的用于SoC中IP核和功能模块的功耗降低方法。

为了达到上述目的，本发明采取如下技术方案。

一种改进的用于SoC中功能模块的降低功耗的方法，包括：

a)将原始功能模块的所有状态分为两类——“空闲”态和“工作”态，“工作”态即非“空闲”态，“空闲”态即该原始功能模块当前没有进行有效工作的状态；

b)提供一个逻辑电路与所述原始功能模块连接构成新的低功耗功能模块，该逻辑电路完成如下逻辑功能：如果总线没有对原始功能模块的请求，就保持时钟关闭；如果总线有对该原始功能模块的请求，则打开原始功能模块的时钟，原始功能模块进入“工作”态；保持时钟打开，直到原始功能模块处于“空闲”态并且没有总线请求，就关闭原始功能模块时钟并保持关闭，直到总线再次对该功能模块提出请求。

在上述技术方案中，还包括：将所述逻辑电路的供电电源与所述原始功能模块的供电电源隔离，该逻辑电路还实现以下逻辑功能：当且仅当所述原始功能模块处于“空闲”态并且没有总线请求时，关闭原始功能模块的供电电源；否则打开原始功能模块供电电源。

在上述技术方案中，所述步骤a)中，对于在硬件描述语言中有显式的状态机描述的，直接将其“空闲”状态划为一类，其它状态划为“工作态”；对于在硬件描述语言中不是显式的描述所述原始功能模块状态，而是在各个级别的流水线中隐式地表示的，需要对流水线中的有效位寄存器的结果进行编码，完成“空闲”态和“工作”态的划分。

在上述技术方案中，步骤b)中所述逻辑电路包括一个低电平有效的锁存器与一个两输入与门相连接；并且，当时钟为高电平的时候，所述锁存器关闭；当时钟为低电平时，所述锁存器导通，所述与门屏蔽毛刺的传递。

一种改进的用于SoC中IP核的功耗降低方法，包括：

a)将原始IP核的所有状态分为两类——“空闲”态和“工作”态，“工作”态即非“空闲”态，“空闲”态即该IP核当前没有进行有效工作的状态；

b)提供一个逻辑电路与所述原始IP核连接构成新的低功耗IP核，该逻辑电路完成如下逻辑功能：如果总线没有对原始IP核的请求，就保持时钟关闭；如果总线有对该IP核的请求，则打开原始IP核的时钟，原始IP核进入“工作”态；保持时钟打开，直到原始IP核处于“空闲”态并且没有总线请求，就关闭原始IP核时钟并保持关闭，直到总线再次对该IP核提出请求。