[发明专利]用以降低电磁干扰的技术

说明书

背景

公开领域

本公开涉及电磁干扰及辐射发射的一般领域，的尤其涉及降低电磁及辐射发 射的技术。

相关技术说明

随着越来越高性能特征/越来越快的微处理器被集成到计算机、通信设备及高 级娱乐系统中，时钟分配已变成这些系统的设计中越来越重要的问题。这些增强通 常需要并入较高频率的时钟振荡器，因为时钟速度与的微处理器处理信息的速度成 正比。然而，支持高速时钟及数据路径的装置易于受内部及外部辐射问题的影响。 举例而言，计算机、电信及娱乐系统具有敏感的音频、视频及图形电路，其性能可 受到内部EMI辐射的影响。此外，过多内部EMI辐射使视频、音频及图形的质量 降级，并导致系统时序错误。具有高时钟及数据速率的外部装置中的EMI顾虑提 出了FCC(美国联邦通信委员会)顺应性论点的问题，因为这些系统及装置常常 具有电磁干扰(EMI)的要求。

一般而言，为了使辐射EMI电平保持在期望电平，出于FCC目的或内在考量， 计算机系统设计者通常采用诸如减慢时钟、控制上升及下降沿、利用扩展频谱时钟 发生(SSCG)的方法，及/或屏蔽等技术。虽然这些EMI降低技术中每一者的在 不同程度上有效，但其各自亦遭受伴随的限制。

举例而言，屏蔽需要使用昂贵的传导材料来防止所发射的辐射泄漏到所屏蔽 的外壳的外部。然而，此增加了计算机内部的热量积累，其会由于降低的气流或通 风不足而加剧。

的减慢时钟、数据上升及下降沿、以及SSCG的等其它方法皆导致时序裕量 的减小以及其它问题。时序裕量的的减小对于系统时序至关重要的高速系统的而言 通常是不理想的。实现SSCG的系统的时序要求进一步受到正是基于调频的模拟信 号生成以降低EMI发射的抖动的限制。此外，这些EMI降低方法皆为不可调节的。 亦即，EMI降低不可能在不会不利地影响系统时序的情况下被编程。此外，这些 方法皆不能完全防止在计算机内部发生辐射问题。

因此，一克服这些问题的方法将是有用的。

附图简要说明

通过参考附图，可更好地理解本发明，并且可使其众多目的、特征和优点为 本领域技术人员所显而易见。在不同附图中使用相同参考标号来标示相似或相同 项。

图1为呈现根据本公开的至少一个实施例的产生扩展数字时钟信号的方法的 概观的简化框图。

图2为说明根据本公开的至少一个实施例的频率分量的功率分布的图表。

图3为说明根据本公开的至少一个实施例的发送模块的实现的框图。

图4为说明根据本公开的至少一个实施例的伪随机噪声发生器的一个实施例 的框图。

图5为说明根据本公开的至少一个实施例的随机数字噪声发生器或码发生器 的框图。

图6为说明根据本的公开的至少一个实施例的接收功率扩展模块的框图。

图7为说明根据本公开的至少一个实施例的接收功率扩展模块的另一实现的 框图。

图8为说明该根据本公开的至少一个实施例的接收功率扩展模块的更详细实 施例的框图。

图9为说明根据本公开的至少一个实施例的接收功率扩展模块的另一实现的 框图。

图10为说明根据本公开的至少一个实施例的利用功率扩展概念的应用的框 图。

图11为说明根据本公开的至少一个实施例的产生经扩展数字信号的方法的流 程图。

图12为说明根据本公开的至少一个实施例的EMI降低方法的流程图。

图13为根据本公开的至少一个实施例的确定何时信号满足特定准则的方法的 流程图。

图14为说明根据本公开的至少一个实施例的改造数字比特流的方法的流程 图。

图15为说明根据本公开的至少一个实施例的于电路装置中实现扩展数字信号 系统的框图。

图16及17为说明根据本公开的至少一个实施例的用于将随机延迟引入数字 信号中的模块的框图。

图18及20为说明根据本公开的至少一个实施例的噪声源的示例性实现的框 图。

图19为说明根据本公开的至少一个实施例的图18的噪声源的操作的波形图。

图21至23为说明根据本公开的至少一个实施例的多功率扩展数字信号的并 行传输的框图。

图24为说明根据本公开的至少一个实施例的图21的系统的操作的波形图。