[其他]基带信号数字成形网络

说明书

一种适用于数字通信或数据传输中基带信号脉冲成型的网络。它包括一个移位寄存器，只读存贮器，缓冲寄存器、数模转换器、低通滤波器和２分频器。网络全部由集成电路组成，结构简单，不需调试。特别当数据传输速率改变时，不必改变数字成型网络的结构。当要成型的信号脉冲变更时，只要更换其中一块集成电路。发明的数字成型网络通用性强，易于大规模生产并易于大规模集成。

本发明属于数字通信和数据传输技术领域。

在数字通信（如数字微波通信，数字卫星通信）系统中，要发送的二进制数字信号序列必须先转换为模拟基带信号脉冲序列，然后再调制到载频上发送。模拟基带信号脉冲的型状对通信系统的性能有很大的影响。为了防止邻近信道之间干扰，要求基带信号脉冲是限带的，即它的频谱限止在一定的频率范围内。另一方面，为了防止信道内码间干扰，要求基带信号脉冲满足奈奎斯特（Nyquist）第一准则。满足上述二个要求的基带信号脉冲有各种类型，最常用的有升余弦信号脉冲，部分响应信号脉冲等。要把数字信号序列转换为模拟基带信号脉冲序列必须采用成型网络。到目前为止，采用的技术有二种：

1、采用高阶模拟滤波器加上多级相移均衡器构成的模拟成型网络。

2、采用一种称为二位横向滤波器的模拟数字混合型成型网络。

以上两种基带信号成型网络的设计结构复杂，制作调试不易。特别是在数据速率改变或基带信号脉冲类型改变时，原网络必须重新制作调试，存在通用性差、产品离差性大，不宜大规模生产和大规模集成的缺点。

本发明所提供的基带信号数字成型网络可以克服上述成型网络的不足之处。

本发明的结构原理如图1所示。

数字成型网络是要将传输的二进制信号序列转换成所要求的基带信号脉冲序列。在图1中用n+1级移位寄存器〔1〕存贮要传输的数字序列。移位寄存器的输入是要传输的二进制数字信号序列〔7〕，它可以是不归零型（NRZ）或归零型（RZ）数字信号序列。移位寄存器的移位时钟C_１的频率与数字信号传输码率相同并且与数字信号传输同步。移位寄存器〔1〕的n+1位输出与有n+2位地址的可编程只读存贮器〔2〕的低n+1位地址相连，而只读存贮器〔2〕的最高位与时钟C_１相连。这样采用“读表法”将对应地址的存数读出。只读存贮器〔2〕的输出通过缓冲寄存器〔3〕输入到数模转换器〔4〕。缓冲寄存器〔3〕由时钟C_２驱动，时钟C_２的频率是时钟C_１的2倍，并与C_１同步。实际制作中，C_１可以由C_２通过2分频器〔6〕分频获得。数模转换器〔4〕的输出信号是阶梯波型，此信号通过一个普通的低通滤波器〔5〕平滑后即得到所要求的基带信号。

本发明的优点是网络在结构上全部由集成电路组成，结构简单，不需调试。当数据传输速率改变时，只需更换最后一级低通滤波器。在根据不同的数据传输速率，采用MOS电路或TTL电路或ECL电路时，都不需改变网络本身的结构，在技术上采用“读表法”，因此当滚降系数或基带信号脉冲类型改变时，只需重写只读存贮器，即重新计算存贮在只读存贮器中的2ⁿ⁺²个数值，而不需重新制作调试网络。本发明通用性强，易于大规模生产，易于大规模集成。

结合附图作进一步的描述：

数字成型网络在结构上全部由集成电路组成。设要传输的数字信号码率为f_b比特/秒（bit/s），则每一个数码持续时间T＝1/f_b秒。对成型网络中各集成电路的要求如下：

1、移位寄存器〔1〕：移位寄存器为n+1级，n一般小于10，n的选择与要成型的基带信号脉冲型状有关，也与成型网络要达到的性能指标，诸如，可允许的峰值畸变，要求成型信号的频谱宽度有关。实际制作时可通过实测成型网络输出信号的眼图来确定。若眼图不合要求可适当增加n，直到满意为止。对每级移位寄存器的门延迟时间要求小于0.8T。

2、可编程只读存贮器（PROM）〔2〕：要求可编程只读存贮器的读数时间小于0.8T。只读存贮器中各单元写数法则如下：