[发明专利]数字视频广播高兼容装置

权利要求书

1，一种数字视频广播高兼容装置，包括硬件和软件，其持征在于：在数据广播设备上，设置二种芯片，一种是接口芯片，另一种是可编程芯片，软件通过接口芯片，将可编程芯片的配置文件或程序下载到一块或多块可编程芯片上，通过更换不同的配置文件或程序，使设备具有高兼容性能。

2，按权利要求1所述的数字视频广播高兼容装置，其特征在于：实现正交幅度调制(QAM)和四相相移键控调制(QPSK)兼容接收的软件，其工作步聚是：

步聚1  设置W89c840aF芯片各个寄存器。完成对硬件接口的初始化设置。

步聚2  将FPGA控制逻辑下载到硬件中，启动硬件数据处理模块。

步聚3  通过IIC总线配置Ves1820x的各个寄存器，完成信号设定。

步聚4  收到中断后，通过DMA方式获取数据。

步聚5  按照加密协议对数据进行解密，解密后的数据提交至应用程序接口。

3，按权利要求1所述的数字视频广播高兼容装置，其特征在于：在数字扩播设上设置的接口芯片和可编程芯片之间的连接关系是：将后面一块或多块可编程芯片的编程脚和RESET脚，连接到接口芯片上，或将其连接到前面已配置好的可编程芯片相应脚上，后面一块可编程脚芯片编程脚和RESET脚连接到其前面一块可编程脚芯片编程脚和RESET脚上，或采用混合连接方式，即有的可编程芯片编程脚和RESET脚连接到接口芯片上，有的则连接到可编程芯片的编程脚和RESET脚上。

4，按权利要求1所述的数字视频广播高兼容装置，其特征在于：接口芯片可以是串行口、并行口、键盘接口、鼠标接口、PCI、ISA、USB、1394等接口芯片，

5，按权利要求1所述的数字视频广播高兼容装置，其特征在于：可编程芯片可以是FPGA、E2PROM、FLASH MEMROY以及各种PLD芯片。

6，一种数字视频广播高兼容装置，其特征在于：设计一驱动程序，包括系统初始化模块、系统退出模块、数据处理模块及以数据获取模块，其中，系统初始化模块的工作步聚是：

  1，检测卡，如果失败，终止程序，否则转到2。

  2，为Adapter分配内存。

  3，打开注册表。

  4，读取网卡地址。

  5，读取PCI总线的配置信息。

  6，读取卡号。

  7，从注册表读出卡的配置信息，如果成功，转到8，否则转到15。

  8，从注册表读出一部Adapter分成员变量。

    9，关闭注册表。

    10初始化Adapter。

    11，注册Adapter，创建设备对象，如果成功转到15。

    12，配置FPGA。

    13，创建系统守护线程。

    14返回成功，过程终止。

    15，释放Adapter占用的内存。

    16，返回失败，过程终止。系统退出模块的工作步聚是：

    1，等待守护线程退出。

    2，停止卡接收。

    3，将网卡地址写入寄存器。

    4，禁止中断。

    5，取消寄存器，I/O端口映射。

    6，反初始化Adapter，数据处理模块工作步聚是：

    1，判断缓冲区是否溢出，如果是，转到2，否由转到3，

    2，处理缓冲溢出。

    3，取得MAC包长度。

    4，处理该包。

    5，判断缓冲是否有数据，如有，转到6，否则转到14。

    6，判断是否帧尾，如是，转到7，如不是，转到11。

       7，统计帧数。

       8，判断是否IOQ数据，如是，转到9，否则转到10。

       9，处理IOQ数据，转到11。

       10，处理普通方式数据。

       11，如有多于一个IOQ数据，就处理这些IOQ数据。

       12，检测缓冲描述不否有错误，如果有就行进行卡复位。

       13，更新描述符，转到3。

       14，是否缓冲溢出，如是，更新帧记录。

       15，结束。硬件调频模块的工作步聚是：

       1，获取配置参数。

       2，配置高频头。

       3，配当前信号是否正常，如正常，就终止，否则调节增

       益，转到2。数据获取模块工作步聚是：

       1，获取数据缎冲。

       2，当缓冲没有满时，就考贝一帧数据，直到缓冲满为止。

       3，结束。