[发明专利]低电磁干扰式时钟振荡器模块

说明书

技术领域

本发明涉及采用一个以上振荡器以建立时钟(clock)讯号的数字电子设备的电磁兼容性(EMC，特别是低电磁干扰式时钟振荡器模块。

背景技术

诸如个人计算机和列表机等的数字设备，其时序同步化均依赖高频振荡器所产生的时钟。这些时钟具有快速的上升时间，使FOURIER(傅立叶)功率谱在一具有相当大功率位准的宽频带上产生许多频率分量。这些FOURIER分量有许多是在射频带，可以从讯号线路、接地层、电源线和监视器电缆线等辐射出。这些辐射的分量则会干扰邻近的电气和电子接收器，例如收音机和电视。

在美国，FCC(联邦通讯委员会)颁布了不具强制性的电磁干扰兼容性(以下简称EMC)标准，厂商在美国行销其产品时未必要符合该等标准。另外，欧洲当局也颁布EMC标准，但其具强制式。依据欧洲EMC指令，除非厂商符合该等EMC标准，否则不准在欧洲共同体销售产品。

传统产品开发周期在产品设计期间往往不会咨询EMC设计工程师，结果，往往是在产品未通过EMC测试后，始想到从事减低辐射能量的EMC设计工作。这些EMC减低工作包括增添屏蔽，接地，和增添EMC滤波器等。遗憾的是，在设计业已完成后始采取这些措施，其代价相当昂贵，而且能被有效采取的措施也受限。例如，增添屏蔽，滤波器和更多的接地等因为须对印刷电路板重新布局，所以既耗时也费钱。对于高科技产品而言，因为产品很快就过时，所以善用市场商机而推出产品的门路，往往在产品的开发周期及产品的推出方面都需很迅速。由于科技进步促使业界必须不断推出更快，更小，更低功率，更高容量，和更强大的技术，所以在高科技业，产品寿命周期在三年以下并不稀奇。结果，若把时间花在重新设计产品以求符合EMC标准，可能就成了产品是否成功的致命打击。重新绕径的线路以及添增的滤波器和接地，都可能使产品增加一些必须找出及消除的错误。提供额外的屏蔽，也需要时间及费用去开发用以制造新屏蔽机件的模具。

本领域的技术人员知道，消除或减低噪声或电磁干扰(EMI)的最佳办法，就是从源头减低噪声。未通过EMC测试的产品，大部份都是因为时钟讯号谐波，时钟讯号的高频FOURIER分量及相关边频带噪声的辐射，以致无法通过，而这也可追踪到时钟振荡器。

迄今可供减低EMI的最具意义的现有技术，是以频谱扩展时钟产生器集成电路的开发为代表，例如美国第5,488,627号专利中所述，其缺点为：

1、其体积大，使电流量大而影响其效果。

2、其整个电路板并未经适当的隔离包覆，而于进行焊着而进入高温的锡炉内时，将因高温而使电路板上的电子零件受到损坏，而造成不良率。

3、其电路板上的各电子零件高度不一，而于进行自动化装配生产时，将无法使自动化设备上机器手臂上的吸盘将其顺利利吸取，而造成自动化生产上的困难。

因此，需要一种能在完成的数字设计中快速及轻易减低辐射EMI的改良时钟振荡器，使该等设计能被迅速改装成一个新的时钟振荡器，以致不需昂贵与耗时的重新设计，便能迅速及经济地通过严苛的EMC辐射能量测试。

发明内容

本发明的目的是提供一种具有下列特性的低EMC辐射能量时钟振荡器。

第一，依本发明所构成的一种EMC时钟振荡器是属于插入式模块化形式，同时本身具有印刷电路板，以致不必将其设计到可能会将各种EMC问题设计进去的主印刷电路板或主机板(以下称主机板)。这插入式模块设有四个从本身下侧延伸的嵌垫，该等嵌垫是被分隔成能把这模块当作标准塑料与陶瓷封装的直接替代品来黏着。此EMC时钟振荡器模块的嵌垫是被分隔成可在适当嵌垫上接受电力及接地，和在适当嵌垫上接受输出时钟讯号。

第二，依本发明所构成的低噪声时钟振荡器是利用一种目前商用的频谱扩展时钟产生器芯片，以便扩展各该芯片的频谱，从而降低时钟谐波的振幅。

第三，依本发明所构成的低噪声时钟振荡器包括本身设在时钟振荡器模块上的模拟与数字接地层，该等接地层是在正好是从这模块到主机板的一个单接脚连接处的单点被耦合在一起。

第四，依本发明所构成的低噪声时钟振荡器包括在时钟振荡器模块与主机板的间与三个有供电气连接各自串连的EMC滤波器。这三个EMC滤波器可防止主机装置的电源或接地层上的任何噪声抵达频谱扩展时钟产生器和被放大和减低时钟产生器芯片所产生的噪声分量，以免抵达主机板时钟总线时，仍可能进一步辐射出去。