[发明专利]传送数据的方法和设备以及存储介质无效
申请号: | 01119201.1 | 申请日: | 2001-02-16 |
公开(公告)号: | CN1321030A | 公开(公告)日: | 2001-11-07 |
发明(设计)人: | 野村隆 | 申请(专利权)人: | 索尼公司 |
主分类号: | H04L29/04 | 分类号: | H04L29/04 |
代理公司: | 柳沈知识产权律师事务所 | 代理人: | 马莹 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 传送 数据 方法 设备 以及 存储 介质 | ||
本发明涉及一种数据传送装置,一种数据传送方法,和一种存储介质,并且特别涉及到可以在时钟非同步的网络间传送和接收连续活动图象数据而不产生数据丢失的一种传送设备,一种数据传送方法,和一种存储介质。
图1说明了一种常规网络系统结构示例。在该网络系统中,数字视频盒式记录器(DVCR)11与IEEE-1394高速串行总线(以下简称为IEEE-1394串行总线)相连,该IEEE-1394串行总线通过ATM(异步传输模式)/IEEE-1394数据传送设备13和UNI(用户网络接口)14与ATM网络15相连。ATM网络15又进一步通过UNI 16与ATM/IEEE-1394数据传送设备17相连,并且DVCR 19通过IEEE-1394串行总线18与数据传送设备17相连。
IEEE-1394串行总线12(以及IEEE-1394串行总线18)以图2所示的方式传送数据。也就是,从DVCR 11传送来的源数据包(图2(A))被分成每个包含480字节的数据块(图2(B))。每个数据块被加上一个同步包信息头和一个CIP(公共同步包)信息头并且作为一个同步包在具有1-25微秒周期的特定周期下传送。
在每一个周期的开始,与IEEE-1394串行总线12相连设备中的特定部件形成的周期主控装置传送一个周期开始包。为了在IEEE-1394串行总线12上获得同步,与IEEE-1394串行总线相连的每个设备都具有一个周期时间寄存器。在周期开始包中的周期时间数据值通过周期主控装置产生的24.576兆赫的参考时钟信号(以下简称为参考时钟信号)来同步,该值反映在每个设备中的周期时间寄存器的值中,从而每125微秒就可使周期时间寄存器中的值同步一次。因而,ATM/IEEE-1394数据传送设备13在维持周期时间寄存器值同步的同时执行了与IEEE-1394串行总线12接口的操作。
由IEEE-1394接口单元处理之后,包数据由ATM/IEEE-1394数据传送设备13中的ATM接口单元转化成ATM信元并且被传送到ATM网络15。为了获得与ATM网络15连接的各个设备间的同步,ATM网络15通过一个8千赫频率的参考时钟信号(以下简称为ATM参考时钟信号)同步地操作。也就是说ATM/IEEE-1394数据传送设备13中的ATM接口单元通过ATM参考时钟信号同步地执行各种不同的操作。
经由ATM网络15从ATM/IEEE-1394数据传送设备13传送来的ATM信元通过UNI16提供给ATM/IEEE-1394数据传送设备17。ATM/IEEE-1394数据传送设备17的ATM接口单元重组接收的ATM信元并且将重组后的数据提供给IEEE-1394接口单元。ATM接口单元也通过ATM网络15的ATM参考时钟信号同步地操作。从ATM接口单元输出的数据通过IEEE-1394接口单元转化成包并且通过IEEE-1394串行总线18提供给DVCR 19。ATM/IEEE-1394数据传送设备17的IEEE-1394接口单元在同步周期时间寄存器的同时进行操作,从而获得了与IEEE-1394串行总线相连的各个设备间的同步。
图3是一个定时图,它说明了由DVCR 11执行的用以传送数据的操作原理,该传送经由IEEE-1394串行总线12然后又经由ATM网络15,到达与IEEE-1394串行总线18相连的DVCR 19。在该例中DVCR 11按照NTSC标准输出图象数据,29.97兆赫的帧同步信号以响应24.576兆赫总线参考时钟信号的方式在例如t1,t4,和t7的时刻被采样(图3(A))。
在时刻t1捕捉的图象数据在从时刻t1开始的总线周期中从DVCR11传送到IEEE-1394串行总线12。在上述传送过程中传送的CIP包CIP1包含一个加在其上的时标(图3(B))。
也就是,如图4所示,一个通过IEEE-1394串行总线传送的同步包由一个CIP信息头1,一个CIP信息头2和数据组成,其中16位的时间信息(同步时间)作为时标放置在CIP信息头2中。与IEEE-1394串行总线12相连的每一个设备都具有一个周期时间寄存器以获得总线上的同步,其中时标的值用周期时间寄存器中的低16位描述。CIP包CIP1时标的值被设置为与在采样时刻(时刻t1)的周期时间寄存器值与一个被加上的延迟时间TdelayAddCount的总和相等。也就是时标具有一个相应时间t3的值,它由于加上延迟时间TdelayAddCount而落后于时刻t1。被加上的延迟时间TdelayAddCount被设置为一个值,该值允许吸收例如IEEE-1394串行总线12周期定时偏移之类的抖动。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于索尼公司,未经索尼公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/01119201.1/2.html,转载请声明来源钻瓜专利网。
- 上一篇:半导体器件及其制造方法
- 下一篇:通信服务方法及其通信设备
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置