[发明专利]易于测试和调试程序的中央处理单元

权利要求书

1.一种易于测试和调试应用程序的中央处理单元(CPU)，包括临时存储数据和地址操作所需的数据的通用寄存器组、存储各程序所存储地址的程序计数器、具有指示CPU状态的状态寄存器和断点寄存器的专用寄存器组、连接通用寄存器组与专用寄存器组的内部总线、以及与内部总线连接的控制单元，用于输出CPU内部和外部元件所需的各种控制信号，所述CPU包括：

执行与主计算机的数据通信的数据通信单元；

具有标记的状态寄存器，该标记代表CPU的操作模式是代表通用操作状态的通用操作模式还是代表调试状态的调试模式；

被用作堆栈指针的调试堆栈指针寄存器，所述堆栈指针指定存储调试程序的数据的堆栈存储器；以及

比较存储在断点寄存器中的值与断点数据的比较器，

其特征在于，如果断点寄存器值与断点数据相同将CPU转换到调试模式，状态寄存器的标记具有代表调试模式的值，执行调试程序的启动地址被装载在程序计数器中，以及运行该调试程序，按照经数据通信单元来自主计算机的命令执行调试。

2.如权利要求1所述的CPU，其特征在于进一步包括：

存储复位数据的复位数据存储单元；以及

复位数据比较器，用于比较经数据通信单元输入的数据与存储在复位数据存储单元中的复位数据，并且如果经数据通信单元输入的数据与复位数据相同的话指令控制单元对CPU初始化。

3.如权利要求1所述的CPU，其特征在于，所述断点数据是存储在程序计数器中的程序地址。

4.如权利要求1所述的CPU，进一步包括屏蔽寄存器，其中，断点数据是存储在程序计数器和屏蔽寄存器中的值的操作的结果。

5.如权利要求1所述的CPU，其特征在于，断点数据是数据所存储的存储器地址。

6.如权利要求1所述的CPU，进一步包括屏蔽寄存器，其中，断点数据是数据所存储的存储器地址和存储在屏蔽寄存器中的值的操作的结果。

7.如权利要求1所述的CPU，其特征在于，所述断点数据是输入到CPU和从CPU输出的数据。

8.如权利要求1所述的CPU，进一步包括屏蔽寄存器，其中，断点数据是输入到CPU和从CPU输出的数据以及存储在屏蔽寄存器中的值的操作的结果。

9.如权利要求1所述的CPU，其特征在于，所述断点数据是输入到CPU和从CPU输出的地址。

10.如权利要求1所述的CPU，进一步包括屏蔽寄存器，其中，断点数据是输入到CPU和从CPU输出的地址以及存储在屏蔽寄存器中的值的操作的结果。

11.如权利要求1所述的CPU，其特征在于，所述控制单元接收调试存储器选择信号并且当存储在断点寄存器中的值与断点数据相同时根据调试存储器选择信号把执行调试程序的各个不同地址装载到程序计数器中。

12.如权利要求1所述的CPU，进一步包括存储调试程序所使用的数据值的数据存储存储器，它与存储通用程序所使用的数据值的数据存储器相分离。

13.如权利要求1所述的CPU，进一步包括存储调试程序的存储器，它与存储通用程序的存储器相分离。

14.如权利要求1所述的CPU，其特征在于，经数据通信单元从主计算机下载待测试和调试的应用程序。

15.如权利要求1所述的CPU，其特征在于，当CPU已经被转换为调试模式时，存储在程序计数器中的值和存储在状态寄存器中的数据被存储到由调试堆栈指针寄存器所指定的存储器中。

16.如权利要求1所述的CPU，进一步包括临时存储寄存器，其中，当CPU已经被转换为调试模式时，存储在程序计数器中的值和存储在状态寄存器中的数据被存储到临时存储存储器中。

17.如权利要求1所述的CPU，进一步包括：

存储参考数据的参考数据存储单元；以及

比较通过数据通信单元输入的数据与参考数据的参考数据比较器，

其中，控制单元控制CPU被转换到调试模式，以及如果通过数据通信输入的数据与参考数据相同把执行调试程序的启动地址装载到程序计数器中，由此控制CPU按照经数据通信单元来自主计算机的命令执行调试。