[发明专利]并行数据处理及重排

说明书

本发明涉及一种设备、一种方法以及一种照相系统，其中信号在一个处理单元阵列中进行处理，以获得数据的并行流。

在Sweden，Linkoping Teknikringen 2C，SE-583 30，IVPIntegrated Vision Products AB公司的MAPP2200产品资料中，描述了在同一个半导体芯片上一个传感器以及一个通用用途的图象处理器组合。这是一个包含一个256×256个传感器全矩阵以及256个处理器单元的二维智能视觉传感器。该机内的处理器阵列并行处理一整行像素。在一整条图像线的灰度等级上并行执行一个模-数转换。在一个图像行或者一个寻址寄存器中的所有像素是同时处理的。该并行处理是在该图像寄存器上逐位执行的。一次计算的结果保存在累加器中，或者，如果该指令是一条算术指令的话，也保存在进位寄存器中。这些寄存器的内容能够移动到一个存储器寄存器中，作为下一个指令的第二操作数，或者经由状态寄存器从控制器存取。该现有技术的传感器用于目标识别且不适于视频通信。该现有技术的传感器没有公开一种用于彩色图像的传感器的一种并行实现，其中这种传感器合乎视频通信的需要。

本发明的一个目的是提高并行数据处理的一种灵活性。为此，本发明提供了如在独立权利要求中定义的那样一种设备、一种照相机系统以及一种方法。在从属权利要求中定义了有利的实施例。

本发明的一个第一实施例的特征在于：该设备进一步包含用于以一个块式样(block-wise)的方式重排(SHUFFLING)该并行数据流的装置。

在高度并行处理中，灵活性，尤其就数据流而言，是显著受约束的。本发明结合并行数据处理，还提供了在视频处理设备中广泛使用的块级别计算。

在一个实际的实施例中，该数据重排装置包含一个可寻址的交换存储器矩阵阵列，它们的每一个都与一个预定编号的处理单元相连。该交换存储器矩阵能够以一个块式样的方式重排该数据。因为该交换存储器是并行排列的，所以控制是非常有效的。

本发明进一步提供一种包含依据本发明的一个传感器和一个设备的照相机系统。该照相机系统是最佳应用于视频通信。视频通信应用程序现今要求一个合理数量的块级别计算，用于，例如压缩。本发明提供了一个高度并行结构的一种扩展，来使，例如块级别计算变得可能。

参考在下文中描述的实施例，本发明的上述方面及其他方面将变得明显以及将被解释清楚。

在附图中：

图1显示了根据本发明的一个具有一高并行处理体系结构和数据重排装置的照相机系统；

图2显示了一个滤色阵列；

图3显示了根据本发明的一种线性处理阵列的一个结构；

图4显示了根据本发明的一个数据重排装置结构；

图5到8显示了图4所示的数据重排装置的不同的工作状态；以及

图9和10显示了其中两个相邻开关矩阵已经耦合的数据重排装置的工作状态。

这些附图仅仅显示了那些理解本发明所必需的元件。

图1显示了本发明的一个最佳实施例，即，根据本发明的一个具有一高并行处理体系结构和数据重排装置的照相机系统；该照相机系统包含一个具有一并行模-数转换器(ADC 1...320)的图像传感器阵列S。该ADC和一个线性处理器阵列(LPA 1...320)以及一个行存储器(LM)相连。该照相机系统的各个部分由一个中央处理单元(CPU)来控制。该照相机系统的最佳是使用CMOS图像处理，在CMOS图像处理中，固态CMOS传感器和数字信号处理(DSP)集成在单个IC芯片上。

即使没有数据重排装置，图1的实施例已经能够执行像素级别的图像处理和过滤，例如死像素替换、自动加白、自动曝光控制等等。