[发明专利]滤波数据流的输入滤波级与滤波数据流的方法

说明书

本发明涉及滤波数据流的输入滤波级、I2C总线接口、集成电路以及滤波数据流的方法。

在串行数据传输运行期间，特别是通过无屏蔽传输线传输数据期间，例如，对于使用I2C总线系统的情况，经常对信号产生干扰。对于本例，这种干扰为由串音或反射或电磁感应引起的尖峰电压和干扰脉冲。

特别是，当没有提供合适的总线端接法时，通常，在I2C总线系统中存在线路反射，在I2C总线系统中，可以附加变号连接输入接口。此外，如果不是全部输入级位于印刷电路板上，则长传输路径会额外引起总线更难于被调谐。

可以使用输入滤波级来抑制这种干扰。通常，所使用的输入滤波器为施密特触发器，施密特触发器忽略信号在特定阈值之下或之上的波动，因此，仅将可明确检测到的信号电平的变化传送到与下游电路相连的逻辑电路。例如，这种电路通常被用作键盘上的“除抖动”键。

然而，施密特触发器的缺点是，其幅值大于信号的干扰脉冲和尖峰电压被并入信号，并被错误地传送到与下游电路相连的逻辑电路。

本发明的目的是提供一种输入滤波级以及一种用于滤波通过输入线提供的数据流的滤波方法，在输入线中，将干扰，特别是干扰脉冲和尖峰电压可靠滤除，目标是提供电路复杂性尽量低的输入滤波级。

本发明提供了一种用于滤波数据流的输入滤波级，该输入滤波级具有：寄存器群，该寄存器群具有多个串联连接的寄存器并被连接到输入线；以及转换装置，该转换装置被连接到输出线和寄存器群用于转换输出线，寄存器群中的第一寄存器的信号输入端被连接到输入线；寄存器群中的后续寄存器的信号输入端被连接到寄存器群中前面寄存器的各信号输出端；多个寄存器的时钟输入端被分别连接到时钟线，时钟线可以用于以采样频率传输采样信号，采样频率高于数据流的最高数据传输频率；并且转换装置被连接到寄存器群，以致当在多个寄存器的各信号输出端产生的输出信号为相同逻辑电平时，可以将输出线转换为多个寄存器的输出信号的逻辑电平。

与现有技术相比，利用本发明获得的本质优点在于，提供了利用简单电路用于抑制在总线上传输的数据流的干扰，特别是用于抑制由于传输线反射或串音引起的干扰的可能性。

可以将公开的方法应用于任何受干扰影响的信号线，可以利用时钟对受干扰影响的信号线进行采样，该时钟的频率高于数据流的数据传输频率。

在本发明的一个实施例中，为这里所使用的移位寄存器准备多个均为D型触发器的寄存器。

本发明的一个有利改进是提供包括三个寄存器的寄存器群，这意谓着所要求的电路复杂性最低。

合适的采样频率为多倍于数据传输的最高频率，优先为50MHz，这样可以提高对干扰的消除。

在本发明的一个实施例中，电路装置包括“与”门、“或非”门以及附加寄存器，“与”门和“或非”门的输入端被分别连接到多个寄存器之一的信号输出端，“与”门和“或非”门的输出端被分别连接到附加寄存器的输入端。这样就允许利用简单逻辑门构建电路装置。

可以将根据本发明的滤波输入级方便地应用于I2C总线系统或集成电路。

因此，在所附的权利要求中引述了本发明方法所要求的优点。

对于本发明方法，提供合适的可以利用SR型触发器转换的输出线，只有当寄存器的信号输出端均为逻辑电平“1”时，可以假定SR型触发器的S输入端的逻辑电平为“1”，并且只有当寄存器的信号输出端均逻辑电平“0”时，可以假定SR型触发器的R输入端的逻辑电平为“1”。

以下将借助附图描述本发明的说明性实施例，其中图1示出输入滤波级的原理说明。

图1示出根据本发明的实施例，寄存器群1包括依次连接的三个寄存器1A、1B和1C。用于传输串行数据流的输入线2连接到第一寄存器1A的输入端D1A。在寄存器群1中，第一寄存器1A的不倒相输出端Q1A连接到第二寄存器1B的输入端D1B；第二寄存器1B的输出端Q1B连接到第三寄存器1C的输入端D1C。寄存器群1中的各寄存器均连接到时钟线3，时钟线3用于传输采样时钟信号T。

寄存器1A、1B、1C的不倒相输出端Q1A、Q1B、Q1C分别连接到“与”门4和“或非”门5的输入端。“与”门4的输出端6和“或非”门5的输出端7分别连接到附加寄存器8，附加寄存器8具有输出线9。