[发明专利]高压用瓷绝缘子

说明书

本发明涉及高压用瓷绝缘子，特别是，涉及机械强度与绝缘击穿强度即闪络强度优良的高压用瓷绝缘子。

目前，公知使用实心绝缘子和悬式绝缘子等瓷绝缘子作为实现架空输电线等的电气绝缘与机械支撑的构成部件。这种瓷绝缘子如此制作：混合氧化铝、粘土等原料，成型并制作成型体，制作的成型体表面上涂覆釉子后，烧结涂覆釉子的成型体。为了取得瓷绝缘子基体固有的绝缘击穿强度，必须无釉子，但是，通过使用釉子，填埋基体表面的微小缺陷，以及由与基体的热膨胀率之差产生内部应力，出现瓷绝缘子的拉伸强度问题。

这种目前已知的瓷绝缘子，在正常的电压和污染环境下使用时可充分满足要求。但是，在遇到更高的电压时，即由于自然雷电放电而遭遇闪络雷电冲击电压的情况下，这种已知瓷绝缘子不足以满足要求，需要从根本上改善绝缘击穿强度。

作为提高闪络强度性能的技术，本申请人提出了在釉子中添加规定量的MnO等的技术(JP特开昭63-211525号公报)、确定悬式绝缘子中砂与釉子的介电常数的技术(JP特开平9-63379号公报)、瓷器中含有金刚石晶体的技术(特开平10-228818号公报)，但是，所有瓷绝缘子本体的表面上涂覆釉子的结构中，虽然闪络强度得到一定程度的改善，但不能实现闪络强度的根本改善。

其中，釉子是提高作为瓷绝缘子原料的长石、氧化铝、坯土中的长石配比，以只生成玻璃相的釉子。为此，釉子本质上应具有与玻璃一样的高绝缘击穿强度，但是，由于内有孔隙，其强度低于瓷。由于孔隙(空气)的介电常数比周围的玻璃小，在施加电压的情况下，电场集中到孔隙中。另外，釉子的介电常数也比瓷绝缘子本体的介电常数低，因此，例如，釉子成为施加闪络冲击时的弱点。因此，在瓷绝缘子本体表面上涂覆釉子的现有瓷绝缘子结构中，确实难以实现根本改善。

关于瓷绝缘子的构造，本申请人在JP特开平7-262854号公报中公开了在瓷绝缘子本体表面上涂覆釉子、在该釉子上设置比釉子绝缘击穿强度高的涂覆层的技术。但是，即使是该例子，由于瓷绝缘子本体表面中使用了存在孔隙的釉子，因此不能消除上述釉子的问题。

本发明的目的是解决上述问题，提供一种不降低机械强度、提高绝缘击穿强度即闪络强度的高压用瓷绝缘子。

本发明的高压用瓷绝缘子，其特征在于，包括：瓷绝缘子本体；主要含有设在瓷绝缘子本体表面上的高介电常数晶体、由瓷质原料构成的第一涂覆层；由设在第一涂覆层表面上的釉子构成的第二涂覆层。

本发明通过在瓷绝缘子本体表面上设置主要含有高介电常数晶体、由瓷质原料构成的第一涂覆层，除了能在瓷绝缘子本体上施加与釉子相等或高于其的压挤应力外，还能减少作为釉子缺点的孔隙数量，从机械、电气两方面提高基体的固有强度。而且，第一涂覆层最好含有氧化钛和/或钛氧化物构成的介电常数为10以上的高介电常数晶体。因此，第一涂覆层外表的介电常数最好能在4以上，可减小第一涂覆层与瓷绝缘子本体的介电常数之差，使第一涂覆层不再成为遭遇闪络冲击时的弱点。而且，最好第一涂覆层的孔隙率小于第二涂覆层的孔隙率，即使第一涂覆层遭遇闪络冲击时也不会成为弱点。

图1是显示作为本发明瓷绝缘子例子的悬式绝缘子一例结构的部分截面图。

图2表示求出第一涂覆层外表介电常数所使用的模型的一例。

图3是表示第一涂覆层介电常数与成品贯通率关系的图。

图1是显示作为本发明瓷绝缘子例子的悬式绝缘子一例子结构的截面图。图1所示的例子中，1是瓷制的悬式绝缘子本体，2是主要含有设在瓷绝缘子本体1的表面上的高介电常数晶体、由瓷质原料构成的第一涂覆层，3是由设在第一涂覆层2表面上的釉子构成的第二涂覆层，4是附着在第二涂覆层3上的不定形砂，5是盖件，6是销件，7是在盖件5与砂4之间以及销件6与砂4之间接合用的胶合剂。图1所示的悬式绝缘子结构中，本发明的特点在于在悬式绝缘子本体上设置了预定的第一涂覆层2。