[发明专利]改进的驱动器电路

说明书

本发明涉及到半导体器件，特别是涉及到一种可以高频工作的驱动电路。

随着半导体集成电路(IC)的工作频率越来越高，IC设计人员面临着更小或是更密的工作窗口。例如在动态随机存取存储器(DRAM)这样的存储器IC中越来越难以在芯片的一个循环周期内执行诸如读、写或是预先充电。限制存储器IC工作速度的一个因素是总线的充电。例如，需要在一个时钟周期内使总线充电到适当的电平。IC的工作时钟是一个非常确实的概念。更高的工作频率会明显地增加在给定的时钟周期内用驱动电路对总线充电的难度。

如果充电电路不能在给定时间内对总线充电，就可能需要修改芯片的操作规范。例如对DRAM来说，在一次写操作之后，可能需要在执行一次读操作之前有一个等待周期。然而，这种解决方式由于会影响性能而不够理想。

用来改善驱动器性能的一种惯用技术是增大驱动器对负载充电的电压。这样会增大逻辑高和逻辑低电压电平之间的电压差或是电压摆动。在高低电平之间较大的电压摆动需要更长的时间来完成对总线的充电和放电，从而造成性能劣化。另外，增大电压会增加功率消耗，这是人们所不希望的，特别是对于诸如折叠计算机那样的便携式装置。

在上述的情况下就需要有一种改进的驱动电路，它可以提高充电速度，加快IC的工作速度。

本发明涉及到一种可以高频工作的驱动电路。通过使驱动电路工作在增大的过载模式，导致驱动器输出端流出的电流增大，从而实现高频工作。用一个驱动器控制信号来起动和停用驱动器电路。在一个实施例中，用来起动驱动器电路的控制信号相对于地是负值，使驱动器工作在增大的过载模式。在一个实施例中，起动控制信号大约等于存储器集成电路中的负字线电压。

图1表示按照本发明一个实施例的存储器IC框图；

图2表示按照本发明的一个驱动器电路框图；

图3表示按照本发明一个实施例的驱动器电路图；

图4表示用来控制驱动器分支电路操作的控制分支电路另一个实施例；

图5a-b表示控制分支电路的另一个实施例；

图6表示用于本发明一个实施例的驱动器电路的时序图；

图7表示一种普通驱动器电路的时序图；

图8表示用于本发明一个实施例的驱动器电路的时序图；以及

图9表示一种普通驱动器电路的时序图。

本发明涉及到半导体器件，特别是涉及到半导体器件所使用的驱动器电路。所说的半导体器件例如可以是存储器电路，诸如随机存储器(RAM)，动态RAM(DRAM)，同步DRAM(SDRAM)，诸如SLDRAM或是RambusDRAM那样的高速DRAM，非易失性铁电RAM(FRAM)，或者是静态RAM(SRAM)等等。半导体器件也可以是逻辑器件，例如有可编程逻辑阵列(PLA)，专用集成电路(ASTC)，合并的DRAM-逻辑IC(嵌入式DRAM)，或者是任何其它电路器件。这种半导体器件可以用于各种消费性电子产品，诸如计算机系统，包括复印机，打印机在内的办公设备，蜂窝电话，个人数字助理(PDA)和其它电子产品。

按照本发明，用驱动器电路产生增大的电流，以便加快充电速度。在本发明的一个实施例中，用这种驱动器电路对干线数据总线提供快速充电。例如可以允许在高频存储器IC中紧接在一个写周期之后执行一个读周期。本发明的其它用途例如还有提高总线的充电速度，这其中包括地址线，指令线，控制线，读/写控制线(例如是内部RAS，内部CAS或是内部读指令)，读/写数据线，或者是其它类型的总线。

参见图1，在图中表示了一个存储器电路10的框图。也可以使用其它类型的存储器结构。如图所示，存储器芯片中包括多个第一读出放大器14，用一个MUX16将它们多路复用地连接到干线数据总线MDQ和bMDQ上面的一个第二读出放大器24。第一读出放大器14检测来自存储器阵列12中的一个存储器阵列单元的电荷，并且用第二读出放大器24将这一电荷转换成准备经由芯片外的驱动器28从芯片中排出的一个高电平(DOUT)。充电电路22与干线数据总线MDQ及BMDQ相连。

在一个实施例中，充电电路中所包括的一个驱动器电路能够提高对干线数据总线充电的速度。这种充电电路特别适合用于高频工作，因为它能够在一个时钟周期内将数据总线预先充电到需要的电平。

图2表示按照本发明一个实施例的驱动器电路22的框图。图示的充电电路22包括一个驱动器分支电路270和一个控制分支电路210。