“spi”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果7219个，建议您升级VIP下载更多相关专利

[实用新型]SPI从设备及SPI通信系统-CN201521113584.X有效
发明人：张华;王相如 -专利权人：杭州士兰控股有限公司
申请日： 2015-12-28 - 公布日： 2016-05-25 - 主分类号： G06F13/42 文献下载
摘要：本实用新型提供了一种SPI从设备及SPI通信系统，所述SPI从设备可以在数据模式和命令模式两种数据传输模式中选择一种进行工作，从而实现SPI主设备对SPI从设备不同存储空间的访问。特别的，在数据模式下，可实现SPI主设备对SPI从设备扩展至4G的存储空间的访问和实现大批量数据传输；而在命令模式下，可实现SPI主设备对SPI从设备不扩展的存款空间的访问和实现小批量数据传输，克服了传统SPI从设备工作模式单一和SPI从设备可供主设备访问的存储空间小的问题。
spi 设备通信系统

[发明专利]一种基于CPLD的SPI通信端口-CN201210008901.6无效
发明人：史敬灼;姚春丽;刘博;徐迎曦;王晓节 -专利权人：河南科技大学
申请日： 2012-01-12 - 公布日： 2012-09-26 - 主分类号： G06F13/38 文献下载
摘要：本发明涉及一种基于CPLD的SPI通信接口，用以实现DSP与CPLD及其它芯片之间的信息传递。包括采用CPLD实现的主机SPI端口，以及采用CPLD实现的外设SPI端口，主机SPI端口用于连接DSP的SPI端口，外设SPI端口用于连接基于CPLD的PWM信号发生器和可编程振荡器的SPI端口。采取硬件和软件相结合的措施，可以确保SPI通信中数据流的同步，实现可靠通信。本发明给出的SPI多端口通信方法基于CPLD实现，易移植，易于实现功能扩展，可广泛应用于各种采用SPI通信方式的自动化装置。
一种基于 cpld spi 通信端口

[实用新型]基于CPLD的SPI通信端口-CN201220013257.7有效
发明人：史敬灼;姚春丽;刘博;徐迎曦;王晓节 -专利权人：河南科技大学
申请日： 2012-01-12 - 公布日： 2012-09-26 - 主分类号： G06F13/38 文献下载
摘要：本实用新型涉及一种基于CPLD的SPI通信接口，用以实现DSP与CPLD及其它芯片之间的信息传递。包括采用CPLD实现的主机SPI端口，以及采用CPLD实现的外设SPI端口，主机SPI端口用于连接DSP的SPI端口，外设SPI端口用于连接基于CPLD的PWM信号发生器和可编程振荡器的SPI端口。采取硬件和软件相结合的措施，可以确保SPI通信中数据流的同步，实现可靠通信。本实用新型给出的SPI多端口通信方法基于CPLD实现，易移植，易于实现功能扩展，可广泛应用于各种采用SPI通信方式的自动化装置。
基于 cpld spi 通信端口

[发明专利]一种SPI通信方法、装置及存储介质-CN202111143730.3在审
发明人：单凤敏 -专利权人：山东云海国创云计算装备产业创新中心有限公司
申请日： 2021-09-28 - 公布日： 2022-01-28 - 主分类号： H04L5/14 文献下载
摘要：本申请涉及SPI通信方法、装置及存储介质。本申请中SPI发送端以预设数据格式的第一报文向SPI接收端传输信息，第一报文中包含：有效数据和有效数据校验码；SPI发送端发送完一个第一报文跟随发送一个结束标志信号；SPI接收端接收第一报文时，计算第一报文中有效数据的校验值，比较有效数据的校验值和有效数据校验码是否相同，是则由SPI接收端通过MISO信号线将包含应答状态的第二报文反馈给SPI发送端，否则由SPI接收端通过MISO信号线将包含非应答状态的第二报文反馈给SPI发送端，并丢弃相应的第一报文；SPI发送端根据第二报文内容控制SPI发送端与SPI接收端之间数据传输。本申请在未增加GPIO的情况下实现SPI通信过程中的应答、有效数据的检验以及SPI数据传输过程的控制。
一种 spi 通信方法装置存储介质

[发明专利]一种SPI接口安全芯片及SPI接口电子装置-CN202110244211.X在审
发明人：张玉禄 -专利权人：张玉禄
申请日： 2021-03-05 - 公布日： 2021-06-15 - 主分类号： G06F13/40 文献下载
摘要：本申请公开了一种SPI接口安全芯片及SPI接口电子装置，安全芯片支持SPI从接口，SPI片选输入端口可与安全芯片其他一个或多个输出端口分时选通或者空置，选通路径由内部逻辑状态控制。安全SPI接口电子装置是指具有密码服务功能的SPI设备。具体实现方法是，通过SIP封装方式，将本发明公开的SPI接口安全芯片与普通SPI设备合封在一起。合封打线方法是：安全芯片的SPI接口信号全都引出到对应管脚，普通SPI设备的SPI时钟信号、数据信号也都引出到对应管脚，但普通SPI接口电子装置的SPI片选信号不引出到芯片相应管脚上，而是与本发明的安全芯片对应的输出端口相连接
一种 spi 接口安全芯片电子装置

[发明专利]一种信息处理方法及串行外围设备接口主控制器-CN201410838461.6有效
发明人：姜莹 -专利权人：联想(北京)有限公司
申请日： 2014-12-30 - 公布日： 2019-04-23 - 主分类号： G06F13/42 文献下载
摘要：本发明提供一种信息处理方法及SPI主控制器，其中信息处理方法包括：获取第一控制信息；基于第一控制信息，获取第一寄存器中的第一指令信息；将第一指令信息发送至SPI从设备；基于第一控制信息以及第一指令信息，控制SPI主控制器与SPI从设备进行数据交互。因此对于任意一个与SPI主控制器相连接的SPI从设备，SPI主控制器都可以基于与其相连接的SPI从设备对应的第一控制信息，获取第一指令信息，并基于第一控制信息和第一指令信息控制SPI主控制器与SPI从设备进行数据交互，使得一个SPI主控制器可以被多个SPI从设备共用，提高SPI主控制器的通用性。
一种信息处理方法串行外围设备接口主控

[发明专利]一种SPI总线在IPRAN设备中的实现方法-CN201610158210.2有效
发明人：陈立超 -专利权人：烽火通信科技股份有限公司
申请日： 2016-03-18 - 公布日： 2019-03-08 - 主分类号： G06F13/42 文献下载
摘要：本发明公开了一种SPI总线在IPRAN设备中的实现方法，具体为：在CPLD内构建SPI总线接口模块，实现构成SPI总线接口的四个信号；在控制寄存器，配置每个SPI总线接口的传输模式、SPI时钟的极性和相位以及传输速率；SPI控制状态机产生从选择标志位，写入从选择寄存器，并产生时钟任务信号控制SPI时钟输出的时机，控制寄存器中与SPI时钟的极性和相位相同的SPI总线接口开始数据传输；SPI控制状态机控制SPI移位寄存器对本发明解决了因处理器没有SPI总线接口，而不能使用在需要该接口功能的单盘应用开发电路上的问题，且方便后期SPI总线接口电路的修改和维护。
一种 spi 总线 ipran 设备中的实现方法

[实用新型]一种采用双SPI实现SSI的从机设备-CN202222726658.3有效
发明人：俞志祥;张露露;周垚博 -专利权人：通号通信信息集团上海有限公司
申请日： 2022-10-17 - 公布日： 2023-01-31 - 主分类号： H04L12/40 文献下载
摘要：本实用新型涉及一种采用双SPI实现SSI的从机设备，所述从机设备包括MCU以及设在MCU上的对外接口，该对外接口包括两个串行外设接口SPI，分别为第一串行外设接口SPI1和第二串行外设接口SPI2，所述第一串行外设接口SPI1包括第一数据输出接口SPI1MISO、第一数据输入接口SPI1MOSI和第一时钟输入接口SPI1Clock，所述第二串行外设接口SPI2包括帧同步信号输入接口SPI2CS和第二时钟输入接口SPI2Clock，所述第一时钟输入接口SPI1Clock和第二时钟输入接口SPI2Clock连接。
一种采用 spi 实现 ssi 设备

[发明专利]SPI通信电路及方法-CN201710164669.8有效
发明人：李阳;刘慧 -专利权人：华大半导体有限公司
申请日： 2017-03-20 - 公布日： 2021-04-02 - 主分类号： G06F13/42 文献下载
摘要：一种SPI通信电路，所述电路包括SPI通信模块和时钟控制模块，所述SPI通信模块通过SPI总线与外部主机保持通信，时钟控制模块控制SPI通信模块时钟在系统高速时钟和内部低速时钟之间切换，低功耗模式下，SPI允许低功耗模式下SPI通信模块进行通信。
spi 通信电路方法

[发明专利]基于SPI的数据传输系统-CN202210743333.8在审
发明人：方庆银;胡佳 -专利权人：华为技术有限公司
申请日： 2020-06-28 - 公布日： 2022-10-11 - 主分类号： H04N5/232 文献下载
摘要：本申请提供一种基于SPI的数据传输系统及摄像头模组。该系统中，主SPI装置通过第一片选信号以及第二片选信号的组合使能第一从SPI装置，当主SPI装置驱动第一片选信号为有效状态且驱动第二片选信号为非有效状态时，主SPI装置控制第二从SPI装置通过数据线发送数据，主SPI装置还可通过数据线接收数据，以及第一从SPI装置可通过数据线接收数据。因此，在第一片选信号为有效状态且第二片选信号为非有效状态时，主SPI装置与第一从SPI装置可同时接收第二从SPI装置传输的数据，提高了SPI系统的数据传输效率。
基于 spi 数据传输系统

[发明专利]一种采用双SPI和IO中断替换SSI多从机的通信设备-CN202211280462.4在审
发明人：俞志祥;张露露;王子杰 -专利权人：通号通信信息集团上海有限公司
申请日： 2022-10-19 - 公布日： 2022-12-23 - 主分类号： H04L12/40 文献下载
摘要：本发明涉及一种采用双SPI和IO中断替换SSI多从机的通信设备，包括一台SSI主机以及分别与SSI主机通信的多台SPI从机，其中每台SPI从机包括用于实现数据传输的第一SPI接口SPI1、用于控制第一SPI接口的数据发送时间的第二SPI接口SP2、用于控制第一SPI接口和第二SPI接口传输与停止的IO中断接口和用于避免多从机发送数据冲突的三态门缓冲器；通过组合第一SPI接口SPI1、第二SPI接口SP2和
一种采用 spi io 中断替换 ssi 通信设备

[发明专利]嵌入式系统多进程交互共用SPI通讯总线的方法-CN201310154550.4有效
发明人：陈定柱;李南山;卓文龙;褚念念 -专利权人：惠州市德赛西威汽车电子有限公司
申请日： 2013-04-28 - 公布日： 2013-07-24 - 主分类号： G06F13/378 文献下载
摘要：本发明公开了嵌入式系统多进程交互共用SPI通讯总线的方法，包括以下步骤：（1）系统初始化并创建进程；（2）系统为各种SPI消息进行一一标记；（3）进程向系统注册自身需要的SPI消息；（4）系统根据收到的SPI消息的标记将SPI消息发送给对应的进程。本发明具有以下有益效果应用层的进程有自己独立的SPI通信队列，可根据需要只注册自己关注的SPI消息，对其他SPI消息的交互无需做任何处理；单一进程的SPI通信不再受其他进程的限制，是否需要处理SPI消息完全不受其他进程的影响，进程的创建和退出也不会影响其他进程的SPI消息处理；某个进程的SPI消息队列堵塞，完全不会影响到其他进程的通信，系统的稳定性得到了提高。
嵌入式系统进程交互共用 spi 通讯总线方法

[发明专利]一种SPISlave通讯模块-CN201710144761.8在审
发明人：肖不平;于宗光 -专利权人：北京海尔集成电路设计有限公司
申请日： 2017-03-13 - 公布日： 2017-08-04 - 主分类号： G06F13/40 文献下载
摘要：本发明提供了一种SPI Slave通讯模块,包括用于缓存数据的8byte FIFO、SPI_SR寄存器；其中所述SPI_SR寄存器设有用于标识该8byte FIFO中是否存储有数据的RDF位、用于标识是否可以向8byte FIFO中写入需要发送的数据的TDE位；其中所述SPI Slave通讯模块还包括用于缓存数据的内部缓存buffer，还包括以下辅助控制寄存器接收寄存器SPI_RS_NUM、发送寄存器SPI_TS_NUM、异步FIFO读取寄存器SPI_FIFO_RPTR、异步FIFO写入寄存器SPI_FIFO_WPTR，以及一个用于接收主端发送来的CMD命令的SPI_CMD寄存器,以及返回当前SPI Slave模块状态的SPI_STATE寄存器。
一种 spislave 通讯模块

[发明专利]基于SPI协议的数据传输方法及其系统-CN201910826017.5有效
发明人：林杰 -专利权人：舜宇光学（浙江）研究院有限公司
申请日： 2019-09-03 - 公布日： 2022-04-26 - 主分类号： G06F13/42 文献下载
摘要：一基于SPI协议的数据传输方法及其系统。该基于SPI协议的数据传输方法，包括步骤：藉由一主机侧FPGA，接收通过一SPI主机读取的SPI主机数据，其中该SPI主机数据携带有一具有第一预定数量字节的数据读取长度信息和一需要读取的寄存器地址信息；藉由一通讯链路，将该SPI主机数据从该主机侧FPGA传输至一从机侧FPGA；藉由该从机侧FPGA，基于该SPI主机数据中的该数据读取长度信息和该寄存器地址信息，缓存通过一SPI从机读取回的SPI从机数据；以及藉由该通讯链路，将该SPI从机数据从该从机侧FPGA传输至该主机侧FPGA，以回复给该SPI主机。
基于 spi 协议数据传输方法及其系统

[发明专利]SPI外设访问装置及方法-CN200910306816.6无效
发明人：黄振文;陈培超 -专利权人：鸿富锦精密工业（深圳）有限公司;鸿海精密工业股份有限公司
申请日： 2009-09-09 - 公布日： 2011-04-20 - 主分类号： G06F13/20 文献下载
摘要：一种SPI外设访问装置，该SPI外设访问装置与一主控处理器相连接。该SPI外设访问装置包括：SPI通信接口，用于连接一个或多个SPI外设；操作字寄存器，用于设定要操作的SPI外设和操作类型；控制字寄存器，用于设定要操作的SPI外设的时钟频率、时钟相位及时钟极性；时钟生成单元，用于根据控制字寄存器中设定的时钟频率、时钟相位及时钟极性产生相应的时钟信号；及逻辑控制单元，用于控制SPI通信接口按照上述产生的时钟信号对要操作的SPI外设进行读写操作。通过本发明可有效地减少主控处理器在挂接多个SPI外设时需要的信号端口的数量，同时能灵活地增加或减少SPI外设的数量。
spi 外设访问装置方法