“posit”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果23个，建议您升级VIP下载更多相关专利

[发明专利]支持可变指数位宽的多精度Posit编解码运算装置及方法-CN202310971673.0在审
发明人：王中风;李琼;方超 -专利权人：南京大学
申请日： 2023-08-03 - 公布日： 2023-10-24 - 主分类号： G06N3/0455 文献下载
摘要：本发明提供了支持可变指数位宽的多精度Posit编解码运算装置及方法，所述装置包括多精度Posit译码器、多精度Posit运算单元和多精度Posit编码器；多精度Posit译码器接收Posit输入数据、精度模式控制信号和指数位宽es配置信号，完成译码操作，得到有效的符号、指数及尾数值输出；多精度Posit运算单元完成相应的运算并将运算结果发送给多精度Posit编码器，多精度Posit编码器完成Posit输出数据的编码。本发明实现了运行时指数位宽动态可配置，能在相同的硬件中同时支持Posit格式大动态范围和高数值精度的优势，同时实现了硬件高效的多精度Posit编解码运算。
支持可变指数精度 posit 解码运算装置方法

[发明专利]一种面向POSIT指令的旁路调度方法及处理器-CN202211070746.0在审
发明人：邓全;刘广发;王永文;雷国庆;孙彩霞;隋兵才;唐集轩;施嘉庚 -专利权人：中国人民解放军国防科技大学
申请日： 2022-09-02 - 公布日： 2023-01-03 - 主分类号： G06F9/30 文献下载
摘要：本发明公开了一种面向POSIT指令的旁路调度方法及处理器，本发明面向POSIT指令的旁路调度方法包括：S1，将发射流水站中不同POSIT指令的目的寄存器的标签、源寄存器的标签比较以确定POSIT指令的生产者和消费者；S2，在作为生产者的POSIT指令执行过程中，将生产者计算阶段或写回阶段所产生的计算结果不经打包直接通过旁路数据通路旁路给消费者以作为消费者的源操作数。本发明通过旁路机制能够避免存在依赖关系的POSIT指令之间数据的提取和重组操作，能够有效提升POSIT指令的执行效率、降低POSIT指令的执行功耗。
一种面向 posit 指令旁路调度方法处理器

[发明专利]一种基于IEEE 754和POSIT的浮点数据格式的双向转换电路-CN202011605646.4有效
发明人：廖琳;谭洪舟 -专利权人：中山大学
申请日： 2020-12-29 - 公布日： 2023-04-18 - 主分类号： H03M7/24 文献下载
摘要：本发明提供的一种基于IEEE 754和POSIT的浮点数据格式的双向转换电路，由数据输入单元、IEEE 754格式字段提取单元、Posit格式字段提取单元、特殊字段探测单元、尾数再处理单元、指数计算单元、IEEE 754阶码重构单元、Posit指数重构单元、regime值计算单元、Posit格式编码单元、IEEE 754格式编码单元、结果编码输出单元搭建而成，实现了IEEE 754浮点数据格式向Posit数据格式的转换电路，也实现了Posit数据格式向IEEE 754格式的转换电路，IEEE 754浮点数据格式与Posit数据格式的双向转换电路有利于更好的利用不同浮点数数据格式的优缺点，根据不同的应用场景需求选择合适的浮点数据格式进行运算和存储
一种基于 ieee 754 posit 浮点数据格式双向转换电路

[发明专利]一种Posit浮点数处理器-CN202010348464.7有效
发明人：梁峰;赵科芃;吴斌;张国和;孙齐伟 -专利权人：西安交通大学
申请日： 2020-04-27 - 公布日： 2023-05-30 - 主分类号： G06F7/483 文献下载
摘要：本申请提供了一种Posit浮点数处理器，涉及计算机技术领域。为用户提供了满足Posit标准的浮点数处理器。所述Posit浮点数处理器包括：解码电路、运算电路以及编码电路；所述解码电路用于根据CPU的计算指令，获取参与运算的多个目标Posit浮点数，并将所述多个目标Posit浮点数转换为各自对应的补码形式的中间数据所述运算电路，用于根据所述计算指令，对接收的所述解码电路输出的多个中间数据进行运算，得到以补码形式的中间数据表示的运算结果；所述编码电路，用于根据所述计算指令中的指定格式，将所述运算结果转换为所述指定格式的Posit
一种 posit 浮点处理器

[发明专利]数据处理方法、处理器及存储介质-CN202310993134.7在审
发明人：谭文博;徐华昊 -专利权人：西安恩狄集成电路有限公司
申请日： 2023-08-08 - 公布日： 2023-10-10 - 主分类号： G06F7/487 文献下载
摘要：该方案可以将需要进行预设算法的浮点数据或定点数据转换为posit格式数据，将posit格式数据通过预设算法进行除法运算，以得到posit格式的运算结果，将posit格式的运算结果转换为目标浮点数据或目标定点数据
数据处理方法处理器存储介质

[发明专利]一种Posit浮点数的除法和开方运算处理器及运算处理系统-CN202010344934.2有效
发明人：梁峰;吴斌;张国和;孙齐伟 -专利权人：西安交通大学
申请日： 2020-04-27 - 公布日： 2022-11-04 - 主分类号： G06F7/487 文献下载
摘要：本申请提供了一种Posit浮点数的除法和开方运算处理器及运算处理系统，涉及计算机技术领域。独创了基于利用补码型式的中间数据进行加减交替运算以完成Posit浮点数的除法和开方运算的运算处理系统。所述Posit浮点数的除法和开方运算处理系统包括CPU、解码电路、编码电路Posit浮点数的除法和开方运算处理器；所述CPU是计算机的中央处理器，连接所述解码电路，Posit浮点数的除法和开方运算处理器连接所述编码电路
一种 posit 浮点除法开方运算处理器处理系统

[发明专利]一种基于POSIT浮点数格式的参数化加减法运算电路-CN202011601975.1有效
发明人：廖琳;谭洪舟 -专利权人：中山大学
申请日： 2020-12-29 - 公布日： 2023-07-14 - 主分类号： G06F7/575 文献下载
摘要：本发明提供的一种基于POSIT浮点数格式的参数化加减法运算电路，涉及计算机技术领域，通过数据输入单元、译码单元、scale确定单元、尾数处理单元、MSB单元、结果编码单元、结果选择输出单元构建一种基于POSIT浮点数格式的参数化加减法运算电路，舍弃了原本的IEEE 754浮点计算格式，采用了新的POSIT浮点数据格式进行加减法运算，该格式对于浮点数的表示方法更加灵活简单，基于POSIT格式的加减法运算更好的节省了硬件平台计算时的硬件资源
一种基于 posit 浮点格式参数加减法运算电路

[发明专利]一种深度神经网络训练方法及装置-CN201911112321.X在审
发明人：鲁金铭;王中风;林军 -专利权人：南京风兴科技有限公司
申请日： 2019-11-14 - 公布日： 2021-05-14 - 主分类号： G06F9/30 文献下载
摘要：本发明公开了一种深度神经网络训练方法及装置，该方法包括：通过建立深度神经网络框架；获取全精度浮点数格式的待处理数据；利用所述全精度浮点数格式的待处理数据对所述深度神经网络框架进行预热训练；将所述全精度浮点数据格式的待处理数据转化为Posit格式数据；利用所述Posit格式数据对所述预热训练后的深度神经网络框架进行训练。与现有技术相比，本实施例通过采用全精度浮点数格式的待处理数据对深度神经网络框架进行预热训练，再将全精度浮点数格式的待处理数据转化为Posit格式数据，利用Posit格式数据对预热训练后的深度神经网络框架进行训练
一种深度神经网络训练方法装置

[发明专利]基于posit数据格式的浮点数乘法运算电路-CN202010138191.3有效
发明人：王中风;徐铭阳;方超;林军 -专利权人：南京大学
申请日： 2020-03-03 - 公布日： 2023-03-14 - 主分类号： G06F7/487 文献下载
摘要：本申请提供了一种基于posit数据格式的浮点数的乘法运算电路。该电路包括数据输入单元101、第一解码器102、第二解码器103、乘法器104、MSB单元105、加法器106、编码器107和多路选择器108，通过电路中各元件的协同，实现基于posit数据格式的浮点数的乘法运算本申请实施例中，采用posit数据格式进行乘法运算，则可以在0附近保证精度的同时，又可以很大程度的减少数据位宽，从而减少神经网络的训练时间，也降低了对于存储，位宽等资源的需求。
基于 posit 数据格式浮点乘法运算电路

[发明专利]用于posit运算的加速电路系统-CN202110435028.8在审
发明人： V·S·拉梅什;P·G·海斯;C·M·卡特勒;A·J·雷斯 -专利权人：美光科技公司
申请日： 2021-04-22 - 公布日： 2021-10-26 - 主分类号： G06F13/28 文献下载
摘要：描述与用于posit运算的加速电路系统有关的系统、设备和方法。可由驻留于加速电路系统上的第一缓冲器接收以通用数字或posit格式格式化的第一运算数。可由驻留于所述加速电路系统上的第二缓冲器接收以通用数字或posit格式格式化的第二运算数。可使用驻留于所述加速电路系统上的处理电路系统使用所述第一运算数和所述第二运算数执行算术运算、逻辑运算或两者。
用于 posit 运算加速电路系统

[发明专利]一种浮点数转换电路-CN202010111005.7在审
发明人：王中风;徐铭阳;方超;林军 -专利权人：南京大学
申请日： 2020-02-24 - 公布日： 2020-06-19 - 主分类号： G06N3/063 文献下载
摘要：本发明公开了一种浮点数转换电路，能够将基于IEEE 754规范的单精度浮点数转换为posit数据格式的单精度浮点数，即第二浮点数。在很多神经网络的训练过程中，其运算数据近似服从正态分布，可通过变换使数据集中在0附近，而本发明中的posit数据格式的单精度浮点数在神经网络训练过程中就可以在0附近保证精度，并且，本发明中posit数据格式的单精度浮点数的预设总位宽是可以调控的
一种浮点转换电路

[发明专利]一种浮点数转换方法及装置-CN202010111088.X有效
发明人：王中风;徐铭阳;方超;林军 -专利权人：南京大学
申请日： 2020-02-24 - 公布日： 2023-10-13 - 主分类号： H03M7/24 文献下载
摘要：本发明公开了一种浮点数转换方法及装置，能够将基于IEEE 754规范的单精度浮点数转换为posit数据格式的浮点数，即第二浮点数。在很多神经网络的训练过程中，其运算数据近似服从正态分布，可通过变换使数据集中在0附近，而本发明中的posit数据格式的浮点数在神经网络训练过程中就可以在0附近保证精度，并且，本发明中posit数据格式的浮点数的预设总位宽是可以调控的
一种浮点转换方法装置

[发明专利]使用POSIT的无精度损失低功耗MFCC提取加速器-CN201911067668.7在审
发明人：杨景森;张子豪;刘诗玮;史传进 -专利权人：复旦大学
申请日： 2019-11-05 - 公布日： 2020-05-08 - 主分类号： G06F9/30 文献下载
摘要：本发明属于集成电路技术领域，具体为一种使用POSIT的无精度损失低功耗MFCC提取加速器。本发明加速器装置包括：两个片上存储模块，用于存储运算过程中的中间数据以及运算时需要用到的相关参数；一个运算单元，包含一个支持posit数据格式运算的乘法器和一个支持posit数据格式运算的加法器，用于实现快速傅里叶变化以及离散余弦变换等运算
使用 posit 精度损失功耗 mfcc 提取加速器

[发明专利]基于posit数据格式的浮点数乘法运算方法及装置-CN202010138192.8有效
发明人：王中风;徐铭阳;方超;林军 -专利权人：南京大学
申请日： 2020-03-03 - 公布日： 2023-03-14 - 主分类号： G06F7/487 文献下载
摘要：本申请提供了一种基于posit数据格式的浮点数乘法运算方法及装置。所述方法包括：获取第一浮点数和第二浮点数之后，分别对第一浮点数和第二浮点数进行分析，根据分析后得到的值，确定目标浮点数。采用posit数据格式进行乘法运算，则可以在0附近保证精度的同时，又可以很大程度的减少数据位宽，从而减少神经网络的训练时间，也降低了对于存储，位宽等资源的需求。
基于 posit 数据格式浮点乘法运算方法装置

[发明专利]一种Posit浮点数的运算处理器以及运算处理系统-CN202010346033.7有效
发明人：梁峰;吴斌;张国和;孙齐伟 -专利权人：西安交通大学
申请日： 2020-04-27 - 公布日： 2022-11-04 - 主分类号： G06F7/483 文献下载
摘要：本申请提供了一种Posit浮点数的运算处理器以及运算处理系统，涉及计算机技术领域。直接以自解码电路获取的补码形式的中间数据进行加、减、乘、FMA运算，得到以补码形式的中间数据表示的运算结果，直接将以补码形式的中间数据表示的运算结果输入编码电路，以使编码电路直接将补码形式的中间数据转换为Posit
一种 posit 浮点运算处理器以及处理系统

1
2
下一页»
尾页
共 23 条