“逻辑编码”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果398742个，建议您升级VIP下载更多相关专利

[发明专利]基于多位编码实现逻辑卷名称唯一性和准确定位的方法-CN202110947342.4有效
发明人：许明;张正峰;罗剑锋 -专利权人：浩鲸云计算科技股份有限公司
申请日： 2021-08-18 - 公布日： 2022-09-09 - 主分类号： G06F3/06 文献下载
摘要：本发明公开了基于多位编码实现逻辑卷名称唯一性和准确定位的方法，该方法包括以下步骤：S1、从资产数据库中去获取当前需要编码中磁盘逻辑卷的相关信息，并将磁盘逻辑卷的相关信息作为编码的输入源；S2、对每个磁盘逻辑卷进行16位编码拆解；S3、将步骤S2中拆解的编码进行组合，并生成磁盘逻辑卷编码；S4、将16位编码拆解为6组子编码，并反向定位编码的磁盘逻辑卷编码。有益效果：本发明采用了16位编码，确保磁盘逻辑卷唯一性的同时又存在明确的辨识度，通过编码的组合拆解，可快速了解磁盘逻辑卷来自的主机信息、控制器信息、普通卷组信息、闪存卷组信息、设备文件信息及加速比例信息
基于编码实现逻辑名称唯一准确定位方法

[发明专利]一种基于四叉树的二值图像编码与高效逻辑运算方法-CN201610002978.0有效
发明人：郭斯羽;周卫方;梁梦霞;温和;王耀南;李树涛 -专利权人：湖南大学
申请日： 2016-01-04 - 公布日： 2018-11-16 - 主分类号： G06T9/40 文献下载
摘要：本发明公开了一种基于四叉树的二值图像编码和高效逻辑运算方法，能用更少的空间来表示二值图像，且更快地完成二值图像的逻辑与、逻辑或、逻辑异或、逻辑差和逻辑非等五种基本逻辑运算及其组合。参与运算的二值图像经必要扩充后以四叉树表示，对四叉树的各节点进行编码，并按节点在四叉树深度优先搜索过程中被访问的顺序，将节点编码组织为编码序列；确定了基本逻辑运算在二值图像编码序列上的等价操作；将复杂逻辑运算分解为若干基本二元逻辑运算，并在编码序列上完成这些运算；最后由编码序列重建结果二值图像。本发明通过四叉树及其编码减少了表示二值图像的空间开销，并将多个串行的像素逻辑操作压缩为少数节点编码的操作以显著减少运算时间。
一种基于四叉树图像编码高效逻辑运算方法

[发明专利]一种基于级联GHZ态编码的逻辑量子比特量子门构造方法-CN201710975101.4有效
发明人：盛宇波;丁尚平;周澜 -专利权人：南京邮电大学
申请日： 2017-10-19 - 公布日： 2020-02-14 - 主分类号： G06N10/00 文献下载
摘要：本发明公开了一种基于级联GHZ态编码的逻辑量子比特量子门构造方法，包括步骤：将基于级联GHZ态编码的编码逻辑量子比特作为输入，所述每个编码逻辑量子比特是由N个级联GHZ态表示的逻辑量子比特相乘构成，其中所述每个GHZ态表示的逻辑量子比特由m个物理量子比特构成；构建由比特翻转门及相位翻转门、控制非门构成的量子比特门，及分别对输入的编码逻辑量子比特分别进行比特翻转、相位翻转、控制非操作；在输出端得到完成各种操作的编码逻辑量子比特本发明可以实现级联GHZ态编码的编码逻辑量子比特的相关操作，采用了基本的逻辑门实现，对于某些出错模型本身具有抗干扰能力，可以在一定程度上抵消光子丢失的负面影响。
一种基于级联 ghz 编码逻辑量子比特构造方法

[发明专利]多码率兼容LDPC码编码器-CN201711187331.0有效
发明人：张帆;卢欧欣 -专利权人：西南电子技术研究所（中国电子科技集团公司第十研究所）
申请日： 2017-11-24 - 公布日： 2020-12-15 - 主分类号： H03M13/11 文献下载
摘要：本发明提出了一种多码率兼容LDPC码编码器，利用本发明增加了编码器的通用性，显著降低逻辑资源，同时提高RAM资源的利用率。发明通过下述技术方案予以实现：主控制逻辑模块接收上级模块传递的配置参数，根据配置参数为乒乓DPRAM模块、生成矩阵组模块、基元单编码器模块、FIFO输出模块提供时序控制逻辑；同时乒乓DPRAM模块将缓存的待编码的数据流送到下一级基元单编码器模块组进行编码；基元单编码器并采用乘、加、移位寄存操作，根据主控制逻辑模块提供的配置参数，将基元单编码器逻辑长度动态重构为当前实现的编码器准循环矩阵维数；最后，FIFO控制逻辑模块根据主控制逻辑模块提供的判决信息位，向后级输出编码后数据。
多码率兼容 ldpc 编码器

[发明专利]一种核电站事故规程数字化逻辑设计的编码方法及系统-CN201110281374.1有效
发明人：殷中平;文剑波;王岩;刘开城;罗秦川 -专利权人：中广核工程有限公司;中国广东核电集团有限公司
申请日： 2011-09-21 - 公布日： 2012-05-09 - 主分类号： H03M13/43 文献下载
摘要：本发明公开了一种核电站事故规程数字化逻辑设计的编码方法及系统，其中方法主要包括以下步骤：识别事故规程逻辑设计图的类别；根据逻辑设计图类别的不同，对逻辑设计图中的信号进行变量码部分的编码；根据逻辑设计图的具体待编码部分，对所述逻辑设计图中的信号进行扩展码部分的编码。本发明通过对核电站状态导向法事故处理程序中大量的数字信号进行编码，可实现核电站事故规程数字化逻辑设计的自动编码，既能避免重复的编码又可以充分利用有限的编码资源，减轻用户的负担，提高工作效率，保证电厂的安全运行
一种核电站事故规程数字化逻辑设计编码方法系统

[发明专利]使用用于记录的部分反向级联调制码的数据存储系统-CN201380027515.4在审
发明人： R·D·西德西扬;R·A·哈钦斯;T·米特尔豪泽;S·奥尔瑟 -专利权人：国际商业机器公司
申请日： 2013-05-15 - 公布日： 2015-02-11 - 主分类号： G11B20/14 文献下载
摘要：写入通道包括适合用于使用C2编码方案对数据集进行编码的逻辑、适合用于向数据集的每个子单元添加首部的逻辑、适合用于用第一调制编码方案对数据集的首部进行编码的逻辑、适合用于用第二调制编码方案对数据集的数据部分进行编码的逻辑、适合用于使用C1编码方案对一个或者多个C2编码的数据集的部分进行编码的逻辑、适合用于使用复用器来组合C1编码的部分与C2编码的数据集的调制编码的首部的逻辑以及适合用于向数据轨道写入一个或者多个组合的C1和C2编码的数据集的逻辑。
使用用于记录部分反向级联调制数据存储系统

[发明专利]伪随机编码磁性源脉冲发射机及其电流产生方法-CN201910622197.5有效
发明人：刘丽华;石琦;张文进;倪志康;刘小军;方广有 -专利权人：中国科学院电子学研究所
申请日： 2019-07-10 - 公布日： 2020-12-25 - 主分类号： H02M9/04 文献下载
摘要：本公开提供一种伪随机编码磁性源脉冲发射机及其电流产生方法，包括：电源；伪随机码生成单元，用于生成并发出伪随机编码时序逻辑信号；数字逻辑控制单元，与所述伪随机码生成单元相连，用于存储、调用、发出伪随机编码时序逻辑控制信号；驱动单元，用于接收并处理所述数字逻辑控制单元所发出的伪随机编码时序逻辑控制信号，将其转换为驱动能力更强的伪随机编码时序逻辑驱动信号；以及功率逆变电路单元，在伪随机编码时序逻辑驱动信号的作用下产生伪随机编码电流，并输入后接的发射线圈后生成伪随机编码电流波形，以缓解现有技术中感性负载对码元频率高的伪随机编码会有很强的阻碍作用，发射波形会严重失真等技术问题。
随机编码磁性脉冲发射机及其电流产生方法

[发明专利]认证系统、装置及方法-CN200810110472.7有效
发明人：周峰键 -专利权人：晨星软件研发(深圳)有限公司;晨星半导体股份有限公司
申请日： 2008-06-04 - 公布日： 2009-12-09 - 主分类号： H04L29/06 文献下载
摘要：该储存模块储存复数个编码逻辑以及对应该复数个编码逻辑的复数个认证逻辑。该处理模块选择性地自该复数个编码逻辑中选取一第一编码逻辑并且透过该通讯联结传送该第一编码逻辑至该电子装置。该认证模块自该电子装置接收基于该第一编码逻辑的一认证数据，并自该储存模块选取对应于该第一编码逻辑的一第一认证逻辑，以及基于该第一认证逻辑根据该认证数据来对该电子装置进行认证。
认证系统装置方法

[发明专利]用于包括QLC单元的存储器装置的编码方法及系统-CN201910016138.3在审
发明人：哈曼·巴蒂亚;内维·库马尔;张帆 -专利权人：爱思开海力士有限公司
申请日： 2019-01-08 - 公布日： 2019-07-23 - 主分类号： G11C16/10 文献下载
摘要：本发明公开一种用于包括四层单元(QLC)存储器单元的存储器装置的编码方法和系统。存储器系统的控制器包括第一编码器和第二编码器。该第一编码器基于约束码对第一组数据进行编码以生成第三组数据，第一组数据对应于多个逻辑页面中的第一逻辑页面和第三逻辑页面。该第二编码器基于格雷码对第二组数据和第三组数据进行编码，以生成对应于多个编程电压(PV)电平的编码顺序，第二组数据对应于多个逻辑页面中的第二逻辑页面和第四逻辑页面。
逻辑页面组数据编码器存储器装置存储器单元存储器系统编程电压编码顺序控制器格雷码

[发明专利]一种可扩展式物理编码子层-CN201811020363.6有效
发明人：王鹏;吴涛;高鹏 -专利权人：中国科学院上海高等研究院
申请日： 2018-09-03 - 公布日： 2022-08-02 - 主分类号： H04L1/00 文献下载
摘要：本发明提供一种可扩展式物理编码子层，包括至少一个单链逻辑模块，用于实现物理编码子层的主逻辑功能；外围逻辑模块，与所述单链逻辑模块相连，用于适配所述单链逻辑模块和外部接口。本发明的可扩展式物理编码子层能根据PCS协议和性能需要实现物理编码子层的扩展，从而简化了设计周期，降低了设计难度。
一种扩展物理码子

[发明专利]一种多功能可配置的编码器及编码方法-CN202211314246.7在审
发明人：迟志峰;鲁国林;谭柯;刘艺 -专利权人：中国星网网络应用有限公司
申请日： 2022-10-25 - 公布日： 2023-02-03 - 主分类号： H04L1/00 文献下载
摘要：本申请公开了一种多功能可配置的编码器及编码方法，涉及传输与IP领域，包括：总线接口与寄存器及编码模块连接，编码模块包括多个预设的串行编码顺序的编码模组，及对编码模组进行开关逻辑控制的逻辑控制模块，多个串行连接的编码模组分别采用不同的编码方式；寄存器用于寄存通过总线接口接收的控制参数并下发给编码模块；编码模块用于接收待编码数据，由逻辑控制模块根据控制参数中的逻辑控制参数，选择执行串行编码的至少一个编码模组，由选择的编码模组按照预设的串行编码顺序，依据控制参数中的对应的编码参数进行串行编码；本申请只需配置相关参数就可以满足不同场景下的使用需求，应用场景更加广泛。
一种多功能配置编码器编码方法

[发明专利]NGB‑W系统中逻辑帧信令信道的编码与调制方法-CN201510086393.7有效
发明人：王芳;徐扬;寇亚军;李明齐;缪军;封松林 -专利权人：中国科学院上海高等研究院
申请日： 2015-02-16 - 公布日： 2017-11-03 - 主分类号： H04L1/00 文献下载
摘要：本发明提供一种NGB‑W系统中逻辑帧信令信道的编码与调制方法，包括对逻辑帧信令附加CRC比特后进行分块；对逻辑帧信令分块进行加扰；将加扰后的逻辑帧信令分块映射至BCH码信息比特；对BCH码信息比特进行前向纠错编码；生成逻辑帧信令分块编码块；生成逻辑帧信令编码比特序列；生成比特交织块；将比特交织块进行星座映射，生成BICM块。本发明的NGB‑W系统中逻辑帧信令信道的编码与调制方法支持任意长度逻辑帧信令的传输，使不同长度的逻辑帧信令具有基本相同的传输可靠性；在每种调制方式下提供四种等级的传输可靠性和传输效率选择。
ngb 系统逻辑帧信令信道编码调制方法

[发明专利]一种用于变系数乘法器的并行伪CSD编码器-CN201410820171.9在审
发明人：贺雅娟;张子骥;李金朋;刘俐宏;甄少伟;罗萍;张波 -专利权人：电子科技大学
申请日： 2014-12-25 - 公布日： 2015-04-22 - 主分类号： G06F7/53 文献下载
摘要：本发明涉及集成电路技术领域，特别涉及一种用于变系数乘法器的并行伪CSD编码器。本发明的并行伪CSD编码器，包括运算逻辑电路和输出逻辑电路；所述运算逻辑电路的输入端接外部输入数据，其输出端接运算逻辑电路的第一输入端；所述输出逻辑电路的第二输入端接外部输入数据，其输出端接后级乘法器的系数输入端本发明的有益效果为，在保证伪CSD编码后的码制具有与传统CSD编码相同的非零位数量的同时，采用并行运算逻辑消除传统CSD编码过程中产生的进位传播逻辑，从而提高伪CSD编码器的运算速度，使其与所需编码的二进制数位长无关，属于一种固定延迟的编码电路，极大的提高伪CSD编码器的数据吞吐能力。本发明尤其适用于变系数乘法器的并行伪CSD编码器。
一种用于系数乘法器并行 csd 编码器

[发明专利]信息复用方法-CN200810145862.8有效
发明人：戴博;郝鹏;梁春丽;郁光辉;张禹强 -专利权人：中兴通讯股份有限公司
申请日： 2008-08-07 - 公布日： 2009-01-07 - 主分类号： H04L29/06 文献下载
摘要：本发明公开了一种信息复用方法，该方法包括：根据反馈信息的数量、线性分组码序列对多个反馈信息进行编码，并根据反馈信息编码后目标长度，截取相应的编码后信息；将截取的编码后信息顺序划分为多个反馈信息逻辑单元，并将多个反馈信息逻辑单元、多个秩指示信息逻辑单元、多个控制信息逻辑单元和数据信息逻辑单元复用在一起，其中，控制信息逻辑单元、多个秩指示信息逻辑单元、数据信息逻辑单元、反馈信息逻辑单元包含的比特数相同。
信息方法

[发明专利]用于把数据写到磁带的方法及带驱动器系统-CN201310203913.9有效
发明人： R·D·塞德斯亚恩;R·A·胡特金斯;T·米特尔洛尔泽;S·奥尔瑟 -专利权人：国际商业机器公司
申请日： 2013-05-29 - 公布日： 2013-12-18 - 主分类号： G06F3/06 文献下载
摘要：写通道包括适于接收包括一个或多个数据集的数据流的逻辑器、适于把每个数据集分成多个子数据集的逻辑器、适于利用C2编码来编码每个子数据集的逻辑器、适于利用调制码编码每个C2编码的子数据集的逻辑器、适于利用C1编码来编码每个调制后的子数据集的逻辑器，及适于同时把编码调制后的子数据集写到磁带的数据轨道的逻辑器。
用于数据磁带方法驱动器系统

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条