专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果319649个,建议您升级VIP下载更多相关专利
  • [发明专利]半导体器件、测试装置、以及测试方法-CN200580045992.9无效
  • 山崎真;松村英宜 - 爱德万测试株式会社
  • 2005-11-24 - 2008-01-02 - G01R31/317
  • 本发明提供一种半导体器件,是测试设置在内部的被测配线的延迟时间的半导体器件。此半导体器件包括:循环路径,在路径上设置了被测配线;延迟元件,让输入信号只延迟规定时间;延迟选择部,用于切换是否在循环路径上连接延迟元件;循环延迟测试部,用于测量循环路径延迟时间;第1门延迟计算部,其从在循环路径上连接了延迟元件时的循环路径延迟时间,减去在循环路径上未连接延迟元件时的循环路径延迟时间,而计算出延迟元件的延迟时间;第2门延迟计算部,其基于延迟元件的延迟时间,而计算出在循环路径上连接的逻辑电路的延迟时间;以及,配线延迟计算部,用于计算被测配线的延迟时间
  • 半导体器件测试装置以及方法
  • [发明专利]一种存储多路径选路方法及装置-CN202111279199.2在审
  • 王勇 - 新华三大数据技术有限公司
  • 2021-10-31 - 2022-03-11 - G06F3/06
  • 本申请涉及数据存储技术领域,特别涉及一种存储多路径选路方法及装置。该方法应用于主机,所述主机与存储服务器基于多路径存储,所述方法包括:统计所述多路径路径延迟信息和所述多路径的平均路径延迟信息;基于各路径路径延迟信息和所述多路径的平均路径延迟信息,分别判断所述各路径是否为高延迟路径,其中,若一条路径被标记为高延迟路径,则在后续选路时,不选择该路径作为存储路径使用;采用除被标记为高延迟路径之外的其它路径执行存储服务。
  • 一种存储路径方法装置
  • [发明专利]延迟线结构的量测初始化路径以及执行量测初始化的方法-CN201210173607.0有效
  • 亚伦·威利;马炎涛 - 南亚科技股份有限公司
  • 2012-05-30 - 2013-08-14 - G11C29/14
  • 本发明公开了一种决定延迟线结构的量测初始化的量测初始化路径和于延迟线结构执行量测初始化的方法。所述量测初始化路径包含前向路径、第一输出路径及第二输出路径。所述前向路径包含互相串接的多个延迟级。所述第一输出路径耦接于所述前向路径延迟级的至少一输出,其中延迟级的至少一输出向前馈入到所述前向路径。所述第二输出路径耦接于所述前向路径延迟级的至少一输出,其中延迟级的至少一输出向前馈入到所述前向路径。当信号经由所述量测初始化路径来传递时,所述信号会接连经由所述前向路径延迟级、所述第一输出路径延迟级及所述第二输出路径延迟级来传递,以执行量测初始化。所述量测初始化路径无需离开树,以确保更佳的准确性。
  • 延迟线结构初始化路径以及执行方法
  • [发明专利]一种路径延迟故障模拟方法及装置-CN200810057433.5有效
  • 向东;赵阳 - 清华大学
  • 2008-02-01 - 2008-09-10 - G01R31/28
  • 本发明实施例公开了一种路径延迟故障模拟方法和装置,首先输入测试电路的电路拓扑结构以及测试电路中的可测路径延迟故障构成的故障集,并输入所述故障集中所有路径延迟故障对应的测试向量构成的测试向量集;根据所述故障集中各路径延迟故障对应的路径,构造选择路径电路;所述选择路径电路为测试电路中具有路径延迟故障的路径的等效电路;根据所述测试向量集中的各测试向量对所述测试电路进行后向故障模拟,并根据模拟得到的路径延迟故障修剪所述选择路径电路。本发明实施例提供的方案,可以在较短的时间内提供精确的路径延迟故障模拟结果,为芯片测试提供了可靠的路径延迟故障模拟方法。
  • 一种路径延迟故障模拟方法装置
  • [发明专利]精确维持输入占空比的延迟电路-CN202080093447.1在审
  • S·S·查基拉拉;S·加拉尔 - 高通股份有限公司
  • 2020-12-04 - 2022-09-02 - H03K5/133
  • 在某些方面中,延迟电路包括多路复用器、被耦合在延迟电路的输入与多路复用器的第一输入之间的第一延迟路径、以及被耦合在延迟电路的输入与多路复用器的第二输入之间的第二延迟路径。第一延迟路径包括第一延迟器件,第二延迟路径包括第一反相器、第二延迟器件和第二反相器。在其它方面,延迟电路包括锁存器,该锁存器包括第一输入、第二输入和输出。锁存器的第一输入被耦合到延迟电路的输入。延迟电路还包括被耦合在延迟电路的输入与锁存器的第二输入之间的延迟路径,其中延迟路径包括脉冲发生器和延迟器件。
  • 精确维持输入延迟电路
  • [发明专利]一种硬件木马检测方法及装置-CN201910157633.6有效
  • 史江义;许志鹏;员维维;马佩军 - 西安电子科技大学
  • 2019-03-01 - 2021-02-26 - G06F21/76
  • 所述方法包括:对正负样本芯片进行路径延迟信息采样,构建正负样本芯片路径延迟信息数据集;对待测芯片进行路径延迟信息采样,构建待测芯片路径延迟信息数据集;将正负样本芯片路径延迟信息数据集送入待训练的神经网络进行训练,得到神经网络硬件木马检测器;将待测芯片路径延迟信息数据集送入所述神经网络硬件木马检测器,提取待测芯片路径延迟数据的空间结构特征;将待测芯片路径延迟数据的空间结构特征作为时间序列,送入神经网络,提取待测芯片路径延迟数据的时间序列特征;将待测芯片路径延迟数据的时间序列特征送往分类器网络中,对待测芯片是否感染硬件木马及感染何种硬件木马进行判断。
  • 一种硬件木马检测方法装置
  • [发明专利]时钟树状结构中路径时间延迟量的平衡方法-CN200810086129.3无效
  • 刘宗信;林立镒 - 矽统科技股份有限公司
  • 2008-03-11 - 2009-09-16 - G06F17/50
  • 本发明揭露一种集成电路设计的时钟树状结构中路径时间延迟量的平衡方法,主要包括下列步骤:(a)计算从根部元件至每一终点元件之间一部份的反相器的路径时间延迟值,将其中最大者定义为目标路径延迟值。(b)将每个终点元件的路径时间延迟值与邻近的终点元件的路径时间延迟值进行比较,并且将比较所得较高的路径时间延迟值分别记录于反相器以及根部元件。(c)将每个反相器的路径时间延迟值与目标路径延迟值进行比较。(d)将差值加入原始的反相器元件类型的路径时间延迟值。(e)将差值加入至该反相器下游的反相器中所记录的路径时间延迟值,以使时钟树状结构的时钟偏移量最小化。
  • 时钟树状结构路径时间延迟平衡方法
  • [发明专利]一种动态计算链路聚合组切换路径所需延迟的方法及装置-CN201911311249.3在审
  • 卢彥呈 - 苏州浪潮智能科技有限公司
  • 2019-12-18 - 2020-05-22 - H04L12/709
  • 本发明公开一种动态计算链路聚合组切换路径所需延迟的方法及装置,中央控制单元定时向各个交换机发起路径延迟查找,获得各个交换机通过各自的不同链路组成员达到其他交换机所需路径延迟时间,并将所有路径延迟时间进行保存;交换机在不同链路组成员上切换封包流时,向中央控制单元查找相应路径延迟时间,根据所查找路径延迟时间设定所需延迟。本方案改善了旧有技术中链路聚合组路径切换采用固定延迟造成的封包重排列问题,采用的是根据当时环境实际探测取得的路径延迟误差,所以不会有封包重排列问题,进而网络传输效能不会因为路径切换导致大幅下降。
  • 一种动态计算聚合切换路径延迟方法装置
  • [发明专利]用于低功率应用的可编程延迟电路-CN201680025441.4有效
  • S·斯里达尔;J·C·迪芬德弗;G·辛格;M·T·费彻 - 高通股份有限公司
  • 2016-03-10 - 2020-11-20 - H03K3/03
  • 本文根据本公开的实施例描述了可编程延迟电路。在一个实施例中,一种延迟电路包括串联耦合的多个延迟级。延迟级中的每个延迟级包括延迟电路的前向路径上的延迟门,其中延迟门被配置为取决于相应的选择信号的逻辑状态来传递或阻止前向路径上的信号。延迟级中的每个延迟级还包括延迟电路的返回路径上的复用器,其中复用器被配置为取决于相应的选择信号的逻辑状态来传递返回路径上的信号或将前向路径上的信号路由至返回路径延迟门和复用器的输出逻辑状态在延迟电路的延迟设置的改变期间可以维持静态以减少毛刺。
  • 用于功率应用可编程延迟电路

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top