“并行优化”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果523961个，建议您升级VIP下载更多相关专利

[发明专利]一种适用于指导关联算法并行化的分析方法、系统及装置-CN201710899051.6有效
发明人：赵淦森;张海明;王欣明;庄序填;蔡斯凯;李振宇;李胜龙;林成创;唐华;庞雄文 -专利权人：华南师范大学;广东蔚海数问大数据科技有限公司
申请日： 2017-09-28 - 公布日： 2021-09-21 - 主分类号： G06F11/34 文献下载
摘要：本发明公开了一种适用于指导关联算法并行化的分析方法、系统及装置，方法包括：根据预设的SDGOT模型优化原则，对关联算法进行并行化优化处理，得到并行计算模型；对优化后的并行计算模型进行并行计算，并进行并行化迭代优化，得到并行化算法模型；对并行化算法模型进行性能分析。本发明利用优化设计的SDGOT模型提供的时间成本函数对并行架构内部开销如数据加载、任务排队和数据通信开销进行形式化描述，弥补了以往分析并行算法时不能量化这几类开销的不足，解决了算法在并行计算过程中的并行架构内部开销的量化问题本发明可广泛应用于并行分析技术中。
一种适用于指导关联算法并行分析方法系统装置

[发明专利]模型优化方法、装置、存储介质及电子设备-CN202011632659.0在审
发明人：段勤 -专利权人： OPPO广东移动通信有限公司
申请日： 2020-12-31 - 公布日： 2022-07-01 - 主分类号： G06N3/08 文献下载
摘要：本申请公开了一种模型优化方法、装置、存储介质及电子设备，其中，通过获取待优化模型，以及获取待优化模型期望部署的终端的计算能力信息；根据计算能力信息获取待优化模型的并行计算策略，并行计算策略用于描述待优化模型在终端能够并行计算的通道；根据并行计算策略确定针对待优化模型的剪枝策略，该剪枝策略用于描述待优化模型中需要剪去的并行计算的通道；以及根据针对待优化模型的剪枝策略对待优化模型进行剪枝处理，得到优化模型。以此，通过利用终端的计算能力信息获取得到针对待优化模型的并行计算策略，并根据该并行计算策略对待优化模型进行剪枝，不仅能够有效地利用终端的计算能力，还能够压缩模型体积，缩减模型计算时长。
模型优化方法装置存储介质电子设备

[发明专利]一种深度学习模型并行策略检索优化方法-CN202111240155.9在审
发明人：张文祥;王鲲鹏;吴汶钊 -专利权人：太初（无锡）电子科技有限公司
申请日： 2021-10-25 - 公布日： 2023-04-28 - 主分类号： G06F30/27 文献下载
摘要：本发明提供一种深度学习模型并行策略检索优化方法，包括：中间表示(IR)模块、并行策略编码模块、策略优化器模块，其中，IR模块是中间表示层；并行策略编码模块对算子与模型的并行策略进行编码表示，产生算子并行策略编码、模型并行策略编码；并行策略编码模块对由多个具有标签编码的算子构成的深度学习模型，再采用标签编码的形式顺序编码，形成并行策略编码；策略优化器模块根据累积适应度函数进行采样，选择适应度大的模型并行策略与对应的模型并行策略参与交叉或变异；当最优模型并行策略的适应度达到预设目标终止。该方法，通过对深度学习模型并行策略进行整体编码，能够有效避免优化算法陷入局部最优。
一种深度学习模型并行策略检索优化方法

[发明专利]一种用于CPU集群的分阶段并行编译优化方法-CN202211703928.7在审
发明人：孙礼锐;王鑫宇;王中盟 -专利权人：安徽深图科技有限公司
申请日： 2022-12-29 - 公布日： 2023-04-04 - 主分类号： G06F8/41 文献下载
摘要：本发明公开了一种用于CPU集群的分阶段并行编译优化方法，该方法包括以下步骤：S1、CPU集群数据获取；S2、将获取后的数据进行操作符并行，并进行优化；S3、通过执行引擎进行对操作符并行后的数据进行执行，将获取后的数据进行操作符并行，并进行优化包括以下步骤：S21、将获取后的数据进行操作符内并行；S22、将操作符内并行的数据进行操作符内部优化；S23、将获取后的数据进行操作符间并行；S24、将操作符间并行的数据进行操作符间优化本发明实现了自动使用层次优化算法生成执行计划，实现编译过程，具有协调设备组之间的操作间并行性的运行时架构，改善编译和解决跨设备组通信的系统优化。
一种用于 cpu 集群分阶段并行编译优化方法

[发明专利]一种并行传输编码缓存的性能优化方案-CN202210384838.X在审
发明人：刘楠;林霄;康维 -专利权人：东南大学
申请日： 2022-04-13 - 公布日： 2022-07-15 - 主分类号： H04W4/06 文献下载
摘要：本发明公开了一种并行传输编码缓存背景下的性能优化方案。方案实施过程包括并行传输的编码缓存方案的确定、并行传输编码缓存优化问题的建模、优化算法的选取和实现。我们根据独立的服务器多播模型SMCC和设备对设备(D2D)传输模型D2DCC，确定了可并行传输的编码缓存模型，再将基于此模型的编码缓存问题建模为与文件分配策略、用户缓存空间分配策略有关的优化问题，优化目标为最小化传输时长，并应用基于粒子群算法和线性规划的优化算法解决此优化问题。这一并行编码缓存方案减少了传输时长，同时此优化算法减少了优化迭代次数，提高了算法性能。
一种并行传输编码缓存性能优化方案

[发明专利]一种基于SHA-256算法的并行调度实现方法、系统、介质及设备-CN202210907513.5在审
发明人：董小社;王子衡;康晏;陈衡 -专利权人：西安交通大学
申请日： 2022-07-29 - 公布日： 2023-04-07 - 主分类号： G06F8/41 文献下载
摘要：本发明公开了一种基于SHA‑256算法的并行调度实现方法、系统、介质及设备，针对申威26010处理器，设计SHA‑256算法的并行调度实现。通过全方面的性能优化，包括编译选项优化、DMA传输优化、并行调度优化、指令减少优化以及汇编级别的循环展开和双发射技术优化，得到一个SHA‑256算法的并行调度高效实现。相比于优化过访存效率的原始SHA‑256算法实现，对于1MB消息的哈希计算，运行时间从45.01s减少到16.25s，运行效率提升了2.77倍。
一种基于 sha 256 算法并行调度实现方法系统介质设备

[发明专利]气体动理论统一算法中的CPU+GPU异构并行优化方法-CN202010751046.2有效
发明人：李志辉;张子彬;彭傲平;白智勇;徐金秀;吴俊林;蒋新宇 -专利权人：中国空气动力研究与发展中心超高速空气动力研究所
申请日： 2020-07-30 - 公布日： 2022-07-15 - 主分类号： G06F9/50 文献下载
摘要：本发明公开了一种气体动理论统一算法中的CPU+GPU异构并行优化方法，包括CPU+GPU异构并行的实现以及优化；优化方法包括：S1、基于Boltzmann方程统一算法的并行运行流程和热点代码，对CPU消耗时间进行统计；S2、基于Boltzmann模型方程统一算法的数据结构和变量使用情况，对各存储器的使用情况进行统计；S3、基于Boltzmann模型方程统一算法并行计算得到对应的变量依赖关系；S4、基于Boltzmann模型方程统一算法并行计算的CPU消耗时间、存储器配置、变量依赖关系，通过系统、算法、语句三种级别对CPU+GPU异构并行的Boltzmann模型方程统一算法进行并行优化。本发明提供一种气体动理论统一算法中的CPU+GPU异构并行优化方法，凭借系统、算法、语句三个层次的优化手段，实现并行效率的提升。
气体理论统一算法中的 cpu gpu 并行优化方法

[发明专利]基于AVS+的VR全景视频直播高速解码方法及系统-CN201710712655.5在审
发明人：代昆;刘睿;李建成;张新林;孙善通 -专利权人：深圳市佳创视讯技术股份有限公司
申请日： 2017-08-18 - 公布日： 2017-12-08 - 主分类号： H04N19/129 文献下载
摘要：本发明提出一种基于AVS+的VR全景视频直播高速解码方法，包括步骤S1设计AVS+VR全景视频解码架构；S2对AVS+基本熵解码流程做优化调整，使得AVS+兼容AVS解码标准；S3运用单指令流多数据流技术进行数据并行优化；S4对整体解码流程的模块进行耗时分析，通过多核多线程并行流水线设计，实现整体解码流程的并行优化；S5完成对VR全景视频的快速解码。本发明的解码方法及系统，从任务级并行优化的角度，根据数据级并行优化后整体解码流程的模块耗时分析，通过有效的多核多线程并行流水线设计，实现整体解码流程的并行优化，降低单帧图像的解码耗时以达到整体视频序列解码速率的提升
基于 avs vr 全景视频直播高速解码方法系统

[发明专利]一种基于OpenCL的高速并行化FPGA设计-CN202111358323.4在审
发明人：沙金;于浩 -专利权人：南京大学
申请日： 2021-11-16 - 公布日： 2023-05-19 - 主分类号： G06F9/30 文献下载
摘要：本发明公开了一种基于OpenCL的高速并行化FPGA设计架构，针对雷达信号处理领域数据量大、实时性要求高的特点，提出了一套完整的支持多种并行优化方式的CPU+FPGA异构加速方案。本方案对于常用的并行优化方式如流水线并行、多通道并行优化、循环迭代进行优化设计，并提供了全局内存、本地内存、内核间直传三种访存机制改善了并行化计算过程中数据传输效率的问题。本发明所提出的架构实现了相关的雷达算法包括二维FFT计算和特显点计算，与优化前的效率进行对比，给出分析结果，证明了提出的架构可以满足大部分并行处理的数据传输需求。
一种基于 opencl 高速并行 fpga 设计

[发明专利]集成电路逻辑优化并行处理方法-CN201210525602.X有效
发明人：邱建林;陈建平;顾翔;陈莉;潘阳;杨娜 -专利权人：南通大学
申请日： 2012-12-07 - 公布日： 2013-04-10 - 主分类号： G06F17/50 文献下载
摘要：本发明公开了一种集成电路逻辑优化并行处理方法，并行处理在逻辑优化中所处的位置：将多输入输出逻辑矩阵划分成多个多输入单输出逻辑矩阵，然后将这些多输入单输出逻辑调度到处理结点上进行优化处理；所述优化处理是结合了逻辑优化过程中逻辑的规模和逻辑中各蕴涵项之间可以合并的几率，从而形成的并行处理调度算法；在逻辑优化并行处理的调度过程中进行分段，并在每个段内遵循优先调度处理时间较长的逻辑；集成电路逻辑优化并行处理中采用分配策略。本发明可根据集成电路逻辑函数的蕴涵项的项数和蕴涵项之间的关联度而设计的可提高集成电路逻辑优化的处理效率。
集成电路逻辑优化并行处理方法

[发明专利]一种基于SIMSCRIPT仿真语言的程序并行优化方法-CN202310711462.3在审
发明人：司光亚;张丹;刘翔;唐宇波;周文;李东;杨镜宇;吴琳;冯帅 -专利权人：中国人民解放军国防大学联合作战学院
申请日： 2023-06-15 - 公布日： 2023-09-01 - 主分类号： G06F8/30 文献下载
摘要：本发明涉及一种事件型语言并行优化仿真方法，具体为一种基于SIMSCRIPT仿真语言的程序并行优化方法，包括步骤1，对SIMSCRIPT串行仿真程序的库文件进行FORTRAN扩展；步骤2，对SIMSCRIPT串行仿真源程序中核心代码进行分析，根据代码段是否对界、对齐以及存在依赖属性，区分出串行程序中可以做并行计算以及不能做并行计算的程序；步骤3，将需要并行处理的核心代码依次改写为支持并行编程的串行FORTRAN代码；步骤4，把改写过的串行FORTRAN代码依次改写为支持并行编程的FORTRAN语言代码。本发明基于SIMSCRIPT仿真语言的程序并行优化方法，将SIMSCRIPT仿真与并行技术结合，提高了优化效率，有效地利用了计算机资源；解决了应用SIMSCRIPT语言编写的仿真程序无法支持并行编程的难题
一种基于 simscript 仿真语言程序并行优化方法

[发明专利]一种并行贝叶斯优化方法-CN202010443035.8在审
发明人：焦学伟;高阳 -专利权人：南京大学;江苏万维艾斯网络智能产业创新中心有限公司
申请日： 2020-05-22 - 公布日： 2020-07-28 - 主分类号： G06F17/15 文献下载
摘要：本发明公开了一种并行贝叶斯优化方法，属于贝叶斯优化技术领域，其中一种并行贝叶斯优化方法，包括：采用超参数服务器架构实现了对全局超参数的同步和目标函数的并行化评估；采用高斯随机过程对目标函数进行建模，建模时结合了最佳似然估计准则动态寻找最佳适应的核函数；采用并行化的期望提升算法对超参数空间进行采样。本发明提供了一种并行贝叶斯优化方法，能够较准确、快速地解决计算成本高的复杂优化问题。
一种并行贝叶斯优化方法

[发明专利]一种基于MIC架构处理器的并行度优化方法-CN201811301383.0在审
发明人：王卓薇;陈娟;程良伦 -专利权人：广东工业大学
申请日： 2018-11-02 - 公布日： 2019-04-09 - 主分类号： G06F8/41 文献下载
摘要：本发明提供了一种基于MIC（众核协处理器）架构处理器的并行度优化方法，涉及了并行线程/进程数目、并行层级、并行粒度等方面，具体内容包括：首先对应用程序进行热点并行性分析，根据循环迭代判断并行粒度，如果迭代次数较低，采用MPI级别粗粒度并行；对循环迭代使用封装的并行方案和使用线程库写线程函数方式进行细粒度并行。本发明用于MIC架构处理器平台的并行度优化，指导软件开发人员以较短开发周期，较低开发成本，快速对应用程序的热点进行并行度优化，缩短了程序执行时间，提高了应用程序的整体计算效率。
并行并行度架构处理器应用程序循环迭代优化线程并行性分析并行线程程序执行函数方式开发周期软件开发协处理器整体计算粗粒度细粒度层级迭代封装进程开发

[发明专利]一种线程并行执行优化方法-CN200910046492.7无效
发明人：吴悦;唐立三;林剑领;徐磊;雷超付;杨洪斌 -专利权人：上海大学
申请日： 2009-02-24 - 公布日： 2009-07-15 - 主分类号： G06F9/38 文献下载
摘要：本发明公开了一种线程并行执行优化方法。它是利用线程的语义和线程之间的关系优化线程并行执行。首先为每一线程构造线程优化结构，并且为每一台处理器构造处理器优化结构；其次为处理器优化结构设计动态分配和回收操作；接着为每一种类型线程设计线程并行执行优化操作；最后按照线程优化结构的控制部分的含义优化线程并行执行
一种线程并行执行优化方法

[发明专利]一种并行文件存储系统及方法-CN202210513731.0在审
发明人：冯康;张天松;肖连菊;易夕冬;陈劭旻 -专利权人：广东奥飞数据科技股份有限公司
申请日： 2022-05-11 - 公布日： 2022-07-29 - 主分类号： G06F3/06 文献下载
摘要：本发明涉及文件储存技术领域，具体为一种并行文件存储系统及方法，包括并行文件存储系统，所述并行文件存储系统的输出端电性连接有并行文件存储优化模组，所述并行文件存储优化模组的输出一端电性连接有并行存储器模块，且并行文件存储优化模组的输出另一端电性连接有采用分层存储模块，并且并行文件存储优化模组的输出另一端电性连接有增添缓冲器模块，交叉访问存储器则包括有低位交叉模块和高位交叉模块，通过低位交叉模块中的交叉访问并行存储器连续地址分布在相邻的不同模块中，可以实现多模块并行存取，提高存储器带宽，以及高位交叉程序内的访问地址按顺序分配给各个模块，某个模块工作的时候其他模块不工作，进行并行文件储存的调控。
一种并行文件存储系统方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条