“刷新地址信号”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2022168个，建议您升级VIP下载更多相关专利

[发明专利]刷新地址计数电路及方法、刷新地址读写电路、电子设备-CN202110935931.0在审
发明人：范习安;谷银川;曹先雷;杨宇;苏信政 -专利权人：长鑫存储技术有限公司
申请日： 2021-08-16 - 公布日： 2023-04-04 - 主分类号： G11C11/406 文献下载
摘要：本公开是关于一种刷新地址计数电路、刷新地址计数方法、刷新地址读写电路及电子设备，涉及集成电路技术领域。该刷新地址计数电路包括：自振荡时钟产生模块，用于在获取到刷新信号后，在每个刷新周期内，根据阵列激活信号产生自振荡时钟信号；自振荡屏蔽模块，用于在预设刷新命令下，产生自振荡屏蔽信号；刷新地址计数模块，用于根据所述自振荡时钟信号和所述自振荡屏蔽信号，对刷新地址进行计数，并输出自振荡刷新地址。本公开提供了一种适用于DDR5的刷新地址计数电路。
刷新地址计数电路方法读写电子设备

[发明专利]用于检测半导体存贮器件的刷新地址信号的电路-CN93105919.4无效
发明人：姜京雨 -专利权人：三星电子株式会社
申请日： 1993-04-22 - 公布日： 1996-07-17 - 主分类号： G11C11/406 文献下载
摘要：一种具有使用了多个内部刷新地址信号的自更新功能的半导体存贮器件的刷新地址检测电路，包括有多个地址检测通道，每个通道包含有一个具有刷新地址信号的初始逻辑电平的第一子通道和刷新地址信号的第二子通道；多个比较器，每个比较器接收来自第一子通道的刷新地址信号的初始逻辑电平和来自第二子通道的刷新地址信号的当前逻辑电平；一个用来从多个比较器接收所产生的输出信号的检测输出电路。
用于检测半导体存贮器件刷新地址信号电路

[发明专利]刷新控制器以及包括刷新控制器的存储器设备-CN201611233177.1有效
发明人：吴钟旻;宋镐永 -专利权人：三星电子株式会社
申请日： 2016-12-28 - 公布日： 2020-09-08 - 主分类号： G11C11/406 文献下载
摘要：一种存储器设备的刷新控制器可以包括定时控制器、刷新计数器以及地址生成器。定时控制器响应于接收从外部设备所提供的刷新命令来生成计数器刷新信号，并且生成被周期性地激活的敲击刷新信号。刷新计数器响应于计数器刷新信号生成计数器刷新地址信号，使得计数器刷新地址信号表示行地址，刷新计数器被配置为顺序地改变计数器刷新地址信号。地址生成器响应于敲击刷新信号来生成敲击刷新地址信号，敲击刷新地址信号表示与对应于被密集地访问的敲击地址的存储器设备的行物理上相邻的存储器设备的行的地址。
刷新控制器以及包括存储器设备

[发明专利]刷新计数器电路和方法、刷新计数器及存储器-CN201711004064.9有效
发明人：请求不公布姓名 -专利权人：长鑫存储技术有限公司
申请日： 2017-10-24 - 公布日： 2023-10-27 - 主分类号： G11C11/406 文献下载
摘要：本发明提供一种刷新计数器电路，包括刷新地址模块，刷新地址模块为利用格雷码算法编码的产生地址码的格雷码刷新地址模块；还包括刷新时钟模块，用于产生芯片做一次刷新的时钟信号，并且用于产生芯片上电初始化启动信号，格雷码刷新地址模块接收刷新时钟模块传输的时钟信号；同步地址输出模块，接收刷新时钟模块的时钟信号和电初始化启动信号，并且接收和同步格雷码刷新地址模块产生的格雷码算法编码的地址信号；地址清零模块，接收刷新时钟模块的电初始化启动信号，并且用于接收地址信号并输出到格雷码刷新地址模块；本发明利用格雷码作为刷新计数器电路的编址，实现每次最少地址变化，减少组合逻辑的竞争冒险和故障，降低电流消耗。
刷新计数器电路方法存储器

[实用新型]刷新计数器电路、刷新计数器及存储器-CN201721378308.5有效
发明人：不公告发明人 -专利权人：睿力集成电路有限公司
申请日： 2017-10-24 - 公布日： 2018-06-12 - 主分类号： G11C11/406 文献下载
摘要：本实用新型提供一种刷新计数器电路，包括刷新地址模块，刷新地址模块为利用格雷码算法编码的产生地址码的格雷码刷新地址模块；还包括刷新时钟模块，用于产生芯片做一次刷新的时钟信号，并且用于产生芯片上电初始化启动信号，格雷码刷新地址模块接收刷新时钟模块传输的时钟信号；同步地址输出模块，接收刷新时钟模块的时钟信号和电初始化启动信号，并且接收和同步格雷码刷新地址模块产生的格雷码算法编码的地址信号；地址清零模块，接收刷新时钟模块的电初始化启动信号，并且用于接收地址信号并输出到格雷码刷新地址模块；本实用新型利用格雷码作为刷新计数器电路的编址，实现每次最少地址变化，减少组合逻辑的竞争冒险和故障，降低电流消耗。
地址模块格雷码刷新计数器时钟模块启动信号时钟信号电路本实用新型格雷码算法电初始化芯片上电初始化地址变化地址信号电流消耗接收地址输出模块同步地址组合逻辑存储器地址码编址清零传输输出

[发明专利]刷新电路和存储器-CN202210044510.3有效
发明人：曹先雷;范习安 -专利权人：长鑫存储技术有限公司
申请日： 2022-01-14 - 公布日： 2023-09-08 - 主分类号： G11C11/406 文献下载
摘要：本公开涉及半导体电路设计领域，特别涉及一种刷新电路和存储器，包括：预处理模块，接收字线开启命令和时钟信号，当计数值达到预设值，将当前字线开启命令对应的字线地址作为字线地址信号输出；地址处理模块，统计接收到的所有字线地址信号，将出现次数最多的字线地址信号作为行锤地址输出；第一处理单元，用于生成第一补充刷新地址和第二补充刷新地址；第二处理单元，用于生成常规刷新地址；刷新单元，用于根据获取的地址信号执行刷新操作；控制单元，用于选择输出刷新地址，或用于控制刷新单元选择接收刷新地址；实现对频繁开启字线和长时间开启的字线进行地址统计获取，并对获取的地址的相邻存储区进行数据刷新，以保证存储数据的准确性。
刷新电路存储器

[发明专利]刷新地址产生器、存储器装置以及刷新存储器装置的方法-CN201310325887.7在审
发明人：郑扶日;金昭映 -专利权人：三星电子株式会社
申请日： 2013-07-30 - 公布日： 2014-02-12 - 主分类号： G11C11/406 文献下载
摘要：本发明公开了刷新地址产生器、存储器装置以及刷新存储器装置的方法。刷新地址产生器包括刷新序列缓冲器和刷新地址产生单元。所述刷新序列缓冲器存储多个存储器组的序列，每个存储器组包括多个存储器单元行。所述刷新地址产生单元响应于刷新信号根据存储在所述刷新序列缓冲器中的存储器组的所述序列来产生多个刷新行地址。
刷新地址产生器存储器装置以及方法

[发明专利]一种具有部分刷新功能的半导体存储器设备-CN200710147995.4有效
发明人：富田浩由 -专利权人：富士通株式会社
申请日： 2007-08-30 - 公布日： 2008-04-02 - 主分类号： G11C11/406 文献下载
摘要：一种具有部分刷新功能的半导体存储器设备，包括定时信号电路，其产生刷新定时信号，该刷新定时信号包括脉冲序列；刷新地址电路，其与刷新定时信号的每个脉冲相同步地产生刷新地址；脉冲选择电路，其与从脉冲序列中选择的脉冲相同步地断言刷新请求信号；以及存储器核心，其接收刷新地址以及刷新请求信号，并且响应于刷新请求信号的断言，针对刷新地址执行刷新操作，其中，进行设置，以便在第一操作模式与第二操作模式之间切换，在第一操作模式中，通过从脉冲序列的每预定数目的脉冲中选择一个脉冲来获得所选择的脉冲
一种具有部分刷新功能半导体存储器设备

[发明专利]半导体装置的刷新控制电路和方法-CN201210385055.X无效
发明人：李政祐 -专利权人：爱思开海力士有限公司
申请日： 2012-10-12 - 公布日： 2013-04-24 - 主分类号： G11C11/406 文献下载
摘要：本发明公开了一种半导体装置的刷新控制电路和方法，所述刷新控制电路包括：第一存储体刷新计数器，其被配置成在刷新操作期间，当第一存储体地址信号被使能时，增大或减小第一刷新地址信号的逻辑值；第二存储体刷新计数器，其被配置成在刷新操作期间，当第二存储体地址信号被使能时，增大或减小第二刷新地址信号的逻辑值；存储体选择单元，其被配置成在刷新操作期间，响应于第一存储体地址信号和第二存储体地址信号而产生第一存储体选择信号和第二存储体选择信号；以及行选择单元，其被配置成响应于第一刷新地址信号和第二刷新地址信号以及第一存储体选择信号和第二存储体选择信号，而产生第一行选择信号和第二行选择信号。
半导体装置刷新控制电路方法

[发明专利]刷新电路及存储器-CN202011217665.X在审
发明人：范习安 -专利权人：长鑫存储技术有限公司
申请日： 2020-11-04 - 公布日： 2022-05-06 - 主分类号： G11C16/08 文献下载
摘要：本发明实施例提供一种刷新电路以及存储器，刷新电路包括：信号选择器，用于选择常规字线逻辑地址和冗余字线逻辑地址之一作为输出，记其输出信号为第一逻辑地址；行地址锁存器，与信号选择器输出端连接，用于根据第一逻辑地址输出行锤地址和行锤标志信号；种子运算器，与行地址锁存器输出端连接，用于根据行锤地址产生种子地址；逻辑运算器，与种子运算器输出端连接，用于根据种子地址得到行锤刷新地址，行锤刷新地址为种子地址的相邻物理地址；预解码单元，与逻辑运算器的输出端连接，用于接收行锤刷新地址，并将行锤刷新地址转换为物理地址以供存储器的存储阵列进行刷新操作。
刷新电路存储器

[发明专利]用于具有下一比特表的存储器单元的刷新方案-CN201480066948.5在审
发明人： X·董;J·P·金;J·徐 -专利权人：高通股份有限公司
申请日： 2014-11-20 - 公布日： 2016-07-27 - 主分类号： G11C11/406 文献下载
摘要：存储器刷新控制技术允许基于外部1倍刷新率的灵活内部刷新率以及允许跳过基于外部1倍刷新率的针对强存储器行的刷新循环。存储器控制器通过从刷新地址计数器中读取刷新地址、从弱地址表中读取弱地址以及至少部分地基于与弱地址组合的下一比特序列来生成下一弱地址值来执行存储器刷新。存储器控制器将刷新地址与弱地址以及与下一弱地址值进行比较。基于该比较，存储器控制器在跳过刷新循环、刷新刷新地址、刷新弱地址、以及刷新刷新地址和弱地址两者之间进行选择。
用于具有比特存储器单元刷新方案

[发明专利]控制刷新周期的半导体存储器件、存储系统及其操作方法-CN201310293461.8有效
发明人：金中植;金澈;申相浩 -专利权人：三星电子株式会社
申请日： 2013-07-12 - 公布日： 2018-10-02 - 主分类号： G11C11/406 文献下载
摘要：一种半导体存储器件包括单元阵列和耦合到单元阵列的刷新控制器。刷新控制器被配置为基于关于单元阵列的地址信息在第一刷新地址序列中插入至少一个插入刷新地址以产生第二刷新地址序列，并将第二刷新地址序列应用到单元阵列，使得被选择的单元可以更频繁地被刷新而不增加整体的刷新率
控制刷新周期半导体存储器件存储系统及其操作方法

[发明专利]用于多库和多泵刷新操作的设备和方法-CN201980081451.3在审
发明人：樱井清威;中西琢也;别所真次 -专利权人：美光科技公司
申请日： 2019-12-04 - 公布日： 2021-07-23 - 主分类号： G11C11/406 文献下载
摘要：本公开的实施例涉及用于在存储器库处本地生成刷新地址的设备和方法。所述存储器库可包含库逻辑电路或与所述库逻辑电路相关联，所述库逻辑电路锁存来自用于刷新操作的第一泵的全局行地址总线的初始刷新地址。然后，所述库逻辑电路更新所接收的锁存的刷新地址，以便为所述刷新操作的第二泵生成新的刷新地址。存储器装置可包含共享所述全局行地址总线的多个存储器库。
用于刷新操作设备方法

[发明专利]带有测试电路的半导体集成电路-CN97113300.X无效
发明人：金宪哲;田弘信;赵昌贤 -专利权人：三星电子株式会社
申请日： 1997-05-15 - 公布日： 2003-04-23 - 主分类号： G11C29/00 文献下载
摘要：带有测试电路的半导体集成电路，能在测试操作的适当时间对存储器电路部分进行有效的刷新，包括测试用地址产生装置64；测试用数据产生装置56；比较地址产生装置56产生的地址和刷新点地址是否相同，如果相同，则禁止地址产生装置的比较装置62；刷新地址产生装置66；响应控制信号，对地址产生装置64的输出信号或刷新地址产生装置66的输出信号进行有选择输出的选择装置68；以及BIST控制装置50。
带有测试电路半导体集成电路

[发明专利]半导体存储器件的操作方法-CN201710915750.5有效
发明人：郑仁喆 -专利权人：三星电子株式会社
申请日： 2013-05-17 - 公布日： 2020-08-18 - 主分类号： G11C11/406 文献下载
摘要：一种操作半导体存储器件的方法，该方法包括：接收刷新命令；检测半导体存储器件内部的温度；响应于刷新命令和检测到的温度来生成刷新地址，所述刷新地址对应于在一个刷新周期期间刷新的半导体存储器件的存储单元；以及根据刷新地址执行刷新操作，其中，在每个刷新操作中刷新的存储单元的数量是可变的。
半导体存储器件操作方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条