“集成电路布图”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果5891563个，建议您升级VIP下载更多相关专利

[发明专利]一种电路问题设计布图定位调整的方法-CN201010230166.4有效
发明人：吴玉平;陈岚;叶甜春 -专利权人：中国科学院微电子研究所
申请日： 2010-07-19 - 公布日： 2012-02-01 - 主分类号： G06F17/50 文献下载
摘要：本发明适用于集成电路设计领域，提供了一种电路问题设计布图定位调整的方法，所述方法包括：建立布图问题对电路性能的影响趋势表；对模拟集成电路前仿真波形和后仿真波形比较分析，确定模拟集成电路问题波形；根据问题波形定位影响模拟集成电路性能的寄生RLC问题序列；根据寄生RLC问题序列确定寄生RLC位置；根据寄生RLC位置确定寄生RLC连接的器件和对应的物理连接；确定问题设计布图；根据布图问题对电路性能的影响趋势表调整问题设计布图。本发明通过自动定位模拟集成电路问题设计布图并进行调整，解决了现行模拟集成电路设计布图问题的定位调整效率低、速度慢的问题，同时提高了模拟集成电路设计布图问题定位调整的自动化水平。
一种电路问题设计定位调整方法

[发明专利]制造包括纳米片的集成电路的方法和计算系统-CN202011310722.9在审
发明人：蔡中揆;郑臻愚;千宽永 -专利权人：三星电子株式会社
申请日： 2020-11-20 - 公布日： 2021-06-01 - 主分类号： G06F30/392 文献下载
摘要：提供了制造包括纳米片的集成电路的方法和计算系统。所述制造集成电路的方法包括：通过对定义所述集成电路的标准单元进行布局和布线，生成所述集成电路的布图数据，所述标准单元包括纳米片；通过使用所述布图数据执行所述集成电路的时序分析，生成时序分析数据；以及通过基于所述时序分析数据和所布局的所述标准单元的所述纳米片的形状对定义所述集成电路的所述标准单元进行重新布局和重新布线，重新生成所述集成电路的布图数据。
制造包括纳米集成电路方法计算系统

[发明专利]集成电路及构造集成电路的方法-CN200810174306.3有效
发明人：黄树良;龚大伟 -专利权人：技领半导体（上海）有限公司;技领半导体国际股份有限公司
申请日： 2008-10-29 - 公布日： 2009-07-01 - 主分类号： G06F17/50 文献下载
摘要：本发明公开了一种集成电路及构造集成电路的方法。构造集成电路的方法包括：选择模块拼片然后使用拼片产生功能电路布图。从经过验证的拼片库中选择执行预定功能、并且具有大约相同长度和宽度尺寸的模块拼片。使用拼片产生集成电路的功能电路布图。在很多具体实现中，集成电路的物理布图不包括布线步骤。然后在拼片的功能电路之上增加互连层，并且将所述输入-输出端连接到位于功能电路布图的周边处的键合焊盘。产生对应于功能电路布图的芯片数据，然后产生对应于芯片数据的中间掩模，基于中间掩模在晶圆上形成集成电路。
集成电路构造方法

[发明专利]集成电路布图方法-CN201910281001.0在审
发明人：张啟文;管瑞丰 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-04-09 - 公布日： 2020-03-03 - 主分类号： G06F30/392 文献下载
摘要：调整集成电路设计布图方法包含于第一技术节点，接收第一集成电路的第一集成电路设计布图，依据设计规则，从第一栅极布图图案取得第二栅极布图图案，基于第一、第二栅极布图图案，决定第一集成电路设计布图在第一方向上的变化因子，以及沿第一方向，使用变化因子调整第一互连布图图案以决定第二互连布图图案。第一集成电路设计布图包含第一栅极布图图案，第一互连布图图案，可缩小区域，与不可缩小区域。设计规则与第二技术节点有关。每个变化因子对应至可缩小与不可缩小区域中的一个。第二互连布图图案连接至第二栅极布图图案。
集成电路方法

[实用新型]集成电路-CN200820210113.4无效
发明人：黄树良;龚大伟 -专利权人：技领半导体(上海)有限公司;技领半导体股份有限公司
申请日： 2008-10-29 - 公布日： 2010-09-22 - 主分类号： G06F17/50 文献下载
摘要：本实用新型公开了一种集成电路。构造集成电路的方法包括：选择模块拼片然后使用拼片产生功能电路布图。从经过验证的拼片库中选择执行预定功能、并且具有大约相同长度和宽度尺寸的模块拼片。使用拼片产生集成电路的功能电路布图。在很多具体实现中，集成电路的物理布图不包括布线步骤。然后在拼片的功能电路之上增加互连层，并且将所述输入—输出端连接到位于功能电路布图的周边处的键合焊盘。产生对应于功能电路布图的芯片数据，然后产生对应于芯片数据的中间掩模，基于中间掩模在晶圆上形成集成电路。
集成电路

[发明专利]基于移动模式序列与多智能体粒子群的集成电路布图方法-CN201310733462.X有效
发明人：刘静;焦李成;朱园;韩二丽;马文萍;马晶晶 -专利权人：西安电子科技大学
申请日： 2013-12-24 - 公布日： 2014-04-09 - 主分类号： G06F17/50 文献下载
摘要：本发明公开一种基于模式移动序列与多智能体粒子群的集成电路布图方法，属于物理设计布图规划技术领域。本发明将模式移动序列作为编码方法，将多智能体系统与粒子群算法相结合，用于求解集成电路布图问题，其特征在于：首先根据采用随机生成的方法初始化智能体网格中的每个智能体，然后设计了模式移动序列对每个智能体进行编码，最后设计了邻域竞争算子、粒子群算法、自学习算子对智能体进行优化，验证结果表明，本发明在评定求解集成电路布图问题方法效用的一个重要的方面：求最小矩形包络的面积，有优势，是一种有效的求解集成电路布图问题的方法，还能扩展到求解多目标的集成电路布图问题。
基于移动模式序列智能粒子集成电路方法

[发明专利]集成电路布图结构-CN201810967221.4在审
发明人：赵奂 -专利权人：湖南格兰德芯微电子有限公司
申请日： 2018-08-23 - 公布日： 2018-12-18 - 主分类号： H01L27/02 文献下载
摘要：本发明公开了一种集成电路布图结构，包括传导半导体器件和被传导半导体器件，传导半导体器件的至少一层金属层向被传导半导体器件延伸插入或覆盖被传导半导体器件的至少一层金属层，传导半导体器件延伸金属层是传导金属层本发明的布图结构能在满足集成电路布图最小物理规则前提下，使相邻半导体器件满足温度耦合或感应要求。
半导体器件传导金属层传导金属层集成电路布图相邻半导体器件覆盖金属层布图结构物理规则接触孔无接触耦合延伸覆盖

[实用新型]集成电路布图结构-CN201821363910.6有效
发明人：赵奂 -专利权人：湖南格兰德芯微电子有限公司
申请日： 2018-08-23 - 公布日： 2019-04-16 - 主分类号： H01L27/02 文献下载
摘要：本实用新型公开了一种集成电路布图结构，包括传导半导体器件和被传导半导体器件，传导半导体器件的至少一层金属层向被传导半导体器件延伸插入或覆盖被传导半导体器件的至少一层金属层，传导半导体器件延伸金属层是传导金属层本实用新型的布图结构能在满足集成电路布图最小物理规则前提下，使相邻半导体器件满足温度耦合或感应要求。
半导体器件传导金属层传导金属层集成电路布图本实用新型相邻半导体器件覆盖金属层布图结构物理规则接触孔无接触耦合延伸覆盖

[发明专利]基于最优适应启发式序列与组织进化的集成电路布图方法-CN201310733368.4有效
发明人：刘静;焦李成;朱园;王景润;马文萍;马晶晶 -专利权人：西安电子科技大学
申请日： 2013-12-24 - 公布日： 2017-01-25 - 主分类号： G06F17/50 文献下载
摘要：本发明公开一直基于最优适应启发式序列与组织进化的集成电路布图方法，属于物理设计布图规划技术领域。本发明将最优适应启发式序列作为编码和解码，与组织进化算法结合，用于求解超大规模集成电路布图方法，其特征在于首先初始化每个个体，然后采用最优适应启发式序列对每个个体进行编码和解码，最后用设计的分裂算子、吞并算子、培训算子对组织进行优化，验证结果表明，本发明在评定求解超大规模集成电路布图规划问题方法效用的一个重要方面求最优的芯片的面积利用率，有优势，是一种有效的求解超大规模集成电路布图规划问题的方法，还能扩展到求解多目标的超大规模集成电路布图规划问题
基于最优适应启发式序列组织进化集成电路方法

[发明专利]产生集成电路布图的方法-CN201410497838.6有效
发明人：马林·维尼·小弗雷德里克;珍·卢克·佩洛依 -专利权人： ARM有限公司
申请日： 2014-09-25 - 公布日： 2019-11-01 - 主分类号： G06F17/50 文献下载
摘要：一种产生集成电路布图的方法，该方法包含以下步骤：在容许边界冲突的同时确定选自标准单元库的标准单元的置放，在边界冲突中，标准单元的不兼容边界区域紧接于彼此置放。在确定标准单元之间的路由连接之后，产生集成电路布图。集成电路布图的产生包括将至少一个不兼容边界区域映像至替代边界区域以消除至少一个边界冲突的映射步骤。
产生集成电路方法

[发明专利]集成电路和制造集成电路的计算机实现方法-CN201710070632.9有效
发明人：柳星民;元孝植 -专利权人：三星电子株式会社
申请日： 2017-02-09 - 公布日： 2021-03-23 - 主分类号： G06F30/392 文献下载
摘要：提供了一种制造集成电路的计算机实现方法、集成电路和限定集成电路的标准单元。制造集成电路的计算机实现方法包括：对限定集成电路的多个标准单元进行布局；从包括在布局的标准单元中的多个时序路径之中选择时序关键路径；以及从包括在时序关键路径中的多条线之中选择至少一条线作为至少一条时序关键线所述计算机实现方法还包括：用气隙层对至少一条时序关键线进行预布线；对未选择的线进行布线；使用预布线的至少一条时序关键线和布线的未选择的线来生成布图；基于布图制造集成电路。
集成电路制造计算机实现方法

[发明专利]集成电路的布图方法及布图装置-CN202011237506.6在审
发明人：陈川江;赵康;白黎;唐力;徐静 -专利权人：长鑫存储技术有限公司
申请日： 2020-11-09 - 公布日： 2022-05-10 - 主分类号： H01L27/02 文献下载
摘要：本发明涉及一种集成电路的布图方法及布图装置。所述集成电路的布图方法包括如下步骤：提供一版图，所述版图包括第一元件区域和第二元件区域，所述第一元件区域与所述第二元件区域之间具有一间隔区域；检测所述间隔区域的宽度是否小于预设宽度，若是，则对所述第一元件区域本发明能够快速、准确的定位版图中摆放位置不佳的元件区域，提高了集成电路布图效率，改善了布图精准性，为改善光刻质量、缩短集成电路开发周期、提高半导体产品的产率等奠定了基础。
集成电路方法装置

[发明专利]基于最优适应启发式序列与多目标组织进化的集成电路布图方法-CN201310733370.1有效
发明人：刘静;焦李成;朱园;王景润;马文萍;马晶晶 -专利权人：西安电子科技大学
申请日： 2013-12-24 - 公布日： 2014-04-09 - 主分类号： G06F17/50 文献下载
摘要：本发明公开一种基于最优适应启发式序列与多目标组织进化的集成电路布图方法，属于物理设计布图规划技术领域。本发明将最优适应启发式序列作为编码和解码，与多目标组织进化算法结合，用于求解超大规模集成电路布图方法，其特征在于：首先初始化每个个体，然后采用最优适应启发式序列对每个个体进行编码和解码，最后用设计的分裂算子、吞并算子、培训算子对多目标组织进行优化，验证结果表明，本发明在评定求解超大规模集成电路布图规划问题方法效用的两个重要方面：求最优的芯片的面积利用率和最优线长，有优势，是一种有效的求解超大规模集成电路布图规划问题的方法
基于最优适应启发式序列多目标组织进化集成电路方法

[发明专利]耦合电感结构-CN201810988332.3在审
发明人：赵奂 -专利权人：湖南格兰德芯微电子有限公司
申请日： 2018-08-28 - 公布日： 2018-12-18 - 主分类号： H01L23/64 文献下载
摘要：本发明公开了一种用于集成电路的耦合电感结构，具有至少两个金属耦合结构,该金属耦合结构作为集成电路中变压器件的电感，每个金属耦合结构两端分别连接于半导体器件衬底上的金属层，在满足集成电路工艺的条件下，金属耦合结构之间通过空间位置关系获得不同的耦合电感本发明利用焊接在半导体器件衬底上的键合线构成变压器件的主次电感，避免了集成电路领域金属层工艺的限制。使耦合电感的能够尽量利用集成电路布图的所有空间，提高芯片面积利用率。主次电感能够在制造时制成适应布图结构的形状，尽可能的使用主次电感的形状提供最佳耦合互感系数。
电感金属耦合结构耦合电感半导体器件衬底集成电路芯片面积利用率集成电路布图集成电路工艺集成电路领域空间位置关系金属层工艺布图结构互感系数最佳耦合键合线金属层变压器焊接制造

[实用新型]带感知响应器的布绒玩具-CN93218844.3无效
发明人：郭永禄;郭艺灵;郭解港 -专利权人：郭永禄
申请日： 1993-07-17 - 公布日： 1994-03-16 - 主分类号： A63H3/02 文献下载
摘要：本实用新型涉及带感知响应器的布绒玩具，包括感知响应器和布绒玩具本体，前者由传感器、前置放大、缓冲、音响集成电路、功放、电声器件组成。音响集成电路为语言音响集成电路或动物声集成电路或音乐音响集成电路。传感器可为声、光、气、烟或触摸、压力等传感器，布绒玩具本体可为布绒娃娃或布绒动物。因采用形象逼真生动，深受少儿喜爱的布绒玩具与语言、动物声、音乐等结合，可启迪少儿思维，增加乐趣，结构简单，控制方式多样。
感知响应玩具

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条