“珍·卢克·佩洛依”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果2个，建议您升级VIP下载更多相关专利

[发明专利]集成电路设计和/或制造-CN201810962263.9有效
发明人： 珍·卢克·佩洛依 -专利权人： ARM有限公司
申请日： 2018-08-22 - 公布日： 2023-09-22 - 主分类号： G06F30/39 文献下载
摘要：本公开涉及集成电路设计和/或制造。一种生成集成电路的电路块的布局的计算机实现的方法，包括：接收限定电路块的逻辑操作的输入数据；访问提供多个候选单元的单元库；针对输入数据，确定要用于实现电路块的一组单元，单元限定要在基板上制造的电路元件；以及通过以下步骤来生成布局：采用放置布线工具确定该组单元的放置，并且经由确定要在多个金属层内提供的布线路径来执行布线操作以将该组单元的接口端点交互连接，其中，多个金属层包括覆盖单元的最低金属层以及覆盖最低金属层的一个或多个其他金属层，单元的接口端点被提供在最低金属层内；其中，确定布线路径的步骤包括确定一组两个或多个单元的接口端点之间的布线路径。
集成电路设计制造

[发明专利]产生集成电路布图的方法-CN201410497838.6有效
发明人：马林·维尼·小弗雷德里克;珍·卢克·佩洛依 -专利权人： ARM有限公司
申请日： 2014-09-25 - 公布日： 2019-11-01 - 主分类号： G06F17/50 文献下载
摘要：一种产生集成电路布图的方法，该方法包含以下步骤：在容许边界冲突的同时确定选自标准单元库的标准单元的置放，在边界冲突中，标准单元的不兼容边界区域紧接于彼此置放。在确定标准单元之间的路由连接之后，产生集成电路布图。集成电路布图的产生包括将至少一个不兼容边界区域映像至替代边界区域以消除至少一个边界冲突的映射步骤。
产生集成电路方法