专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果22346396个,建议您升级VIP下载更多相关专利
  • [实用新型]车载频率调制、车机以及车辆-CN202120464154.1有效
  • 黄伟 - 北京车和家信息技术有限公司
  • 2021-03-03 - 2021-09-14 - H04B1/04
  • 本公开涉及一种车载频率调制、车机以及车辆,该车载频率调制包括:天线、调谐、数字处理、扬声及中央处理;天线连接调谐;数字处理通过模拟音频接口连接调谐,通过数字音频接口连接中央处理,以及通过输出接口连接扬声由此,数字处理连接在调谐与扬声之间,调谐生成的模拟信号可直接通过模拟信号接口传输至数字处理,数字处理处理后直接输出至扬声,数据传输的实时性较高,且该过程不对中央处理造成负担,能够使车辆选用性能较低的中央处理,成本较低;且数字处理通过数字音频接口与中央处理连接,可将数字音频数据传输至中央处理,实现对音频数据的进一步处理,以便满足用户的多样化需求。
  • 车载频率调制器以及车辆
  • [发明专利]一种网络视频安全监控系统及物理隔离方法-CN201510675660.4有效
  • 石旭刚;史故臣;徐信;计乾;雷周骏;卢展阳 - 杭州中威电子股份有限公司
  • 2015-10-16 - 2018-07-31 - H04N7/18
  • 本发明公开了一种网络视频安全监控系统及物理隔离方法,一种网络视频安全监控系统,前端视频接入网络、后端视频监控网络以及物理隔离模块,物理隔离模块包括处理A和处理B,处理A和处理B相互独立,处理B通过网络接口连接前端视频接入网络,处理A通过网络接口连接后端视频监控网络,处理A和处理B之间采用非以太网方式的物理传输信道连接处理B的系统为从片系统,处理A的系统为主片系统,处理B的系统启动加载由处理A控制,使用视频隔离模块连接两个网络:安全网络和公开网络,进行数据通信和网络转发,本系统列举出来的所有拓扑结构可以在实际的项目中做更改、变换,从而适应不同的项目。
  • 一种网络视频安全监控系统物理隔离方法
  • [实用新型]一种采用双处理架构的电力仪表-CN201020551207.5有效
  • 张凤雏;祝臻;张守尚;王小建;许文专 - 江苏斯菲尔电气股份有限公司
  • 2010-09-28 - 2011-05-25 - G01R22/10
  • 本实用新型公开了一种采用双处理架构的电力仪表,包括处理A和处理B,所述处理A和处理B通过内部通信接口相连接;所述处理A上设有数字I/O引脚,处理A内部设有内部通信接口通信成功与否的判断模块,所述数字I/O引脚与判断模块相连接;所述处理B上设有接收处理A上数字I/O引脚信号的接收端口,所述处理B内部设有电能计量模块,所述接收端口与电能计量模块相连接。本实用新型提供的采用双处理架构的电力仪表,采用双处理结构,通过内部通信接口实现电能数据的通信,通过数字I/O引脚的连接,判断内部通信接口是否成功实现通信,并对不同的情况采用不同的电能数据累加方法,使电力仪表对电能的计量更准确
  • 一种采用处理器架构电力仪表
  • [发明专利]处理配置方法、装置及处理-CN201110159167.9在审
  • 赵琰;陈泽强 - 中兴通讯股份有限公司
  • 2011-06-14 - 2012-12-19 - G06F9/445
  • 本发明公开了一种处理配置方法、装置及处理,该方法包括:CPLD接收到核心处理单元发出的初始化配置文件的请求地址时,根据当前启动的单板的硬件标识对初始化配置文件的请求地址进行转译,得到初始化配置文件在程序存储中的配置文件存储地址;从程序存储中读取对应的配置数据区中的初始化配置文件并提供给核心处理单元;接收到核心处理单元发出的启动文件的请求地址时,将启动文件的请求地址转译为启动文件在程序存储中的启动文件存储地址;从程序存储中读取对应的启动数据区中的启动文件并提供给核心处理单元可实现多个单板启动时的处理自动选择配置。
  • 处理器配置方法装置
  • [发明专利]处理和操作处理的方法-CN201880092394.4在审
  • 埃米尔·巴登霍斯特 - 埃米尔·巴登霍斯特
  • 2018-06-25 - 2020-11-20 - G06F15/80
  • 本公开提供一种包括至少一个核的处理。所述核包括至少一个输入缓冲;逻辑单元,其具有输入部和输出部的,其中所述输入部与所述输入缓冲通信;以及存储单元,其与所述逻辑单元的输出部通信。所述处理还包括CU(控制单元),其被配置为指导所述核的操作;和通信总线,其被配置为使所述核和所述CU互连。所述CU被配置为通过以下指导所述核的操作:向所述核提供指令,其中所述指令被加载至所述逻辑单元中;将在所述核之一的所述存储单元中存储的值写入所述输入缓冲。所述CU还被配置为通过经由所述逻辑单元至少部分基于输入缓冲中的值来提供所述指令的输出,和将所述指令的输出写入所述存储单元,来指导所述核的操作。
  • 处理器操作方法
  • [发明专利]处理以及处理的控制方法-CN201980089228.3在审
  • 林宙辉 - 松下知识产权经营株式会社
  • 2019-11-20 - 2021-08-27 - G06F9/30
  • 提供一种能够更快速地生成HOG特征量的处理处理(1)在第一寄存(VRa)中存储第一数据元素(VD11~DV14),在第二寄存(VRb)中存储第二数据元素(VD21~DV24),在第三寄存(VRc)中存储第一值a0。通过1个指令执行乘法运算处理(S1)和比较处理(S2)。在乘法运算处理(S1)中,将第一数据元素(VD11~DV14)与第一值a0相乘来计算乘法运算值(JT1~JT4)。在比较处理S2中,将乘法运算值(JT1~JT4)与第二数据元素(VD21~DV24)进行比较。
  • 处理器以及控制方法
  • [发明专利]处理核、处理、装置和方法-CN201910890617.8在审
  • 朱涛涛;陆一珉;项晓燕;陈晨 - 阿里巴巴集团控股有限公司
  • 2019-09-20 - 2021-03-23 - G06F12/1027
  • 公开了一种处理核、处理、装置和方法。处理核和转换检测缓冲区、第一存储耦合,处理核还包括内存处理模块,包括:指令处理单元,用于识别出虚拟内存操作指令,并发送给总线请求接发模块;总线请求接发模块,用于将虚拟内存操作指令发送给外部的互联单元发起核将虚拟内存操作指令发送给互联单元,互联单元根据操作地址决定向多个处理核中的至少一个广播虚拟内存操作指令,使得所有核可以以相同的硬件逻辑处理虚拟内存操作指令,由此减少了处理核的硬件逻辑。
  • 处理器装置方法
  • [发明专利]处理及微处理方法-CN200910169345.9有效
  • G.葛兰·亨利;泰瑞·派克斯 - 威盛电子股份有限公司
  • 2009-08-25 - 2010-03-03 - G06F9/22
  • 一种微处理及微处理方法,用于执行字串重复搬移宏指令,指定被搬移的字串的字长度为于IA-32 ECX暂存的一立即值。微处理包括一存储,用来储存第一组微指令序列与第二组微指令序列。微处理包括一耦接于存储的指令转译。因应搬移立即值给ECX暂存的宏指令,指令转译设定一旗标并储存立即值。因应修改ECX暂存的宏指令,指令转译清除旗标。当旗标被清除,指令转译转移控制给第一组微指令序列;当旗标被设定,指令转译转移控制给第二组微指令序列。本发明改善了重复字串宏指令的执行效能。
  • 微处理器方法
  • [发明专利]多核处理及多核处理-CN201010508842.X有效
  • 谢向辉;李宏亮;郑方;过锋;吕晖;胡苏太 - 无锡江南计算技术研究所
  • 2010-10-12 - 2012-05-09 - G06F15/167
  • 一种多核处理及多核处理组,包括至少一个主核、至少一个从核阵列、第一互连结构和从核互连结构,所述从核阵列包括多个从核,所述从核与主核异构,其中,所述第一互连结构和从核互连结构用于所述主核与所述从核阵列间的通信,所述从核互连结构还用于所述从核阵列中任意两从核间的通信,作为一个优选的技术方案,所述主核为通用处理核,所述从核为微结构和指令集经过精简优化的处理核,且所述多核处理集成在同一芯片上。本发明改善了处理核之间的通信效率,提高了整个多核处理的计算密度,实现了通用控制功能和高计算密度的均衡。
  • 多核处理器
  • [发明专利]处理及操作处理的方法-CN201711217968.X有效
  • 布兰特·比恩 - 上海兆芯集成电路有限公司
  • 2017-11-13 - 2020-10-23 - G06F9/38
  • 提供一种处理及操作处理的方法。用于操作处理的方法包括:进行从指令高速缓存阵列和行缓冲阵列开始的连续读取周期,其包括提供多个循序存储地址;检测行缓冲阵列中的读取命中;以及在进行连续读取周期期间进行零时钟提交。零时钟提交包括:将指令高速缓存阵列从读取周期切换到写入周期并持续一个周期;选择行缓冲,并提供所选择的行缓冲中所存储的高速缓存行以存储到指令高速缓存阵列中存储在所选择的行缓冲中的地址处;以及在零时钟提交期间使提供至指令高速缓存阵列的循序存储地址旁路如果被旁路的地址未命中行缓冲阵列,则可以以轻微罚时重新执行被旁路的地址,其中零时钟提交节省的时间超过该罚时。
  • 处理器操作方法
  • [发明专利]处理处理的控制方法-CN201310532943.4无效
  • 铃木崇志 - 富士通株式会社
  • 2013-10-31 - 2014-06-11 - G06F9/38
  • 本发明涉及处理处理的控制方法。运算处理设备包括获取单元,其在重复包括获取指令的获取阶段和执行所述指令的执行阶段的指令处理的所述运算处理设备的获取阶段,从被定义为指令存储源的指令地址获取指令;关联关系存储单元,其记录正在经历指令处理的指令的指令地址的高阶位域和所述指令地址的高阶位域被编码成的高阶地址信息之间的关联关系
  • 处理器控制方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top