“读存储器”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果9521491个，建议您升级VIP下载更多相关专利

[发明专利]基于一读一写存储器的多读多写存储器及其实现方法-CN201410707938.7在审
发明人：许俊;夏杰;段光生 -专利权人：盛科网络（苏州）有限公司
申请日： 2014-11-27 - 公布日： 2015-04-01 - 主分类号： G06F3/06 文献下载
摘要：本发明揭示了一种基于一读一写存储器的多读多写存储器及其实现方法。多读多写存储器包括n个一读m写存储器单元、状态存储单元、控制逻辑、m个写端口和n各读端口，n和m均为大于等于0的整数，每个一读m写存储器单元内有m个一读一写存储器。写端口有写操作时，其将数据同时写到每个一读m写存储器单元内的其中一个一读一写存储器内；状态存储单元用于记录每个一读一写存储器内数据的存储状态；控制逻辑用于控制读端口根据其读地址从一读一写存储器内读取数据的方式本发明相比现有基于小容量nRmW存储器实现的大容量nRmW存储器，可以大大减小芯片的面积，降低芯片的功耗，改善芯片的时序，进而提高其整体性能。
基于一读一写存储器多读多写及其实现方法

[发明专利]用于双端口RAM的伪差分读方案-CN201410052592.1在审
发明人：陈刚;郭靖;王一奇;林宏国 -专利权人：辉达公司
申请日： 2014-02-14 - 公布日： 2015-08-19 - 主分类号： G11C11/413 文献下载
摘要：用于双端口RAM的伪差分读方案。存储器读系统包括具有多个双端口存储单元的存储器列，双端口存储单元由分开的读字线和组织成上部和下部读位线部分的读位线结构所控制。此外，存储器读系统还包括耦连到读位线结构的伪差分存储器读单元，其中上部和下部读位线部分分别控制相应上部和下部局部位线以提供用于存储器列的全局位线。还包括读取存储器的方法。
用于端口 ram 伪差分读方案

[发明专利]多线程环境中的读锁定丢失控制-CN00819180.8有效
发明人： G·沃尔里奇;D·伯恩斯坦因;M·J·阿迪莱塔;W·威勒;D·卡特 -专利权人：英特尔公司
申请日： 2000-12-08 - 公布日： 2003-08-20 - 主分类号： G06F9/52 文献下载
摘要：管理存储器访问随机访问存储器，包括取得读锁定存储器访问请求和当读锁定存储器访问请求正在请求访问开锁的存储器位置并且读锁定丢失队列包含至少一个读锁定存储器访问请求时，将所述读锁定存储器访问请求放置在读锁定丢失队列的末尾
多线程环境中的锁定丢失控制

[发明专利]显示驱动器IC和包括显示驱动器IC的显示装置-CN202110570364.3在审
发明人：罗重敏 -专利权人：三星电子株式会社
申请日： 2021-05-25 - 公布日： 2021-11-30 - 主分类号： G09G3/3208 文献下载
摘要：公开了一种显示驱动器集成电路(IC)和包括显示驱动器IC的显示装置。该显示驱动器IC包括：逻辑模块，其顺序地发出读命令，读命令包括第一读命令、第一读命令之后的第二读命令和第二读命令之后的第三读命令；以及彼此串联连接的多个存储器模块。第一存储器模块连接至逻辑模块，并且是最靠近逻辑模块的存储器模块。第一存储器模块接收读命令；将第一读命令提供至第一存储器模块的第一存储器；响应于第一读命令从第一存储器读出第一图像数据；并且将第一图像数据和读命令中的第一剩余的读命令提供至连接至第一存储器模块并且比第一存储器模块距离逻辑模块更远的第二存储器模块
显示驱动器 ic 包括显示装置

[发明专利]具有其温度依赖性被补偿的电流的非易失性存储器单元及其数据读取方法-CN200580008076.8有效
发明人：竹内健;二山拓也;河合矿一 -专利权人：株式会社东芝
申请日： 2005-09-30 - 公布日： 2007-03-14 - 主分类号： G11C16/26 文献下载
摘要：非易失性半导体存储器器件包括存储器单元阵列(21)，读电路(22，23，24，25，26，27，和33)，编程电路(22，23，24，25，26和27)，读电压生成电路(29)，存储器电路(34)，和切换电路读电压生成电路(29)生成和提供读电压到读电路。存储器电路(34)存储用来改变存储器单元阵列(21)中的存储器单元的温度特性的信息。切换电路(35)根据被存储在存储器电路(34)中的信息，改变由读电压生成电路(29)生成的读电压的温度依赖性。
具有温度依赖性补偿电流非易失性存储器单元及其数据读取方法

[发明专利]非易失性存储器装置、存储器系统及操作它们的方法-CN201611079351.1有效
发明人：朴钟哲;刘玹映;朴商秀 -专利权人：三星电子株式会社
申请日： 2016-11-30 - 公布日： 2021-03-02 - 主分类号： G11C16/26 文献下载
摘要：本发明提供了非易失性存储器装置、存储器系统及操作它们的方法。提供了如下一种操作包括三维(3D)存储器单元阵列的非易失性存储器装置的方法。利用第一读电压电平对连接至第一字线的第一存储器单元执行第一读操作。如果第一读操作失败，则对第一存储器单元执行读重试操作，以将读重试电压电平设为第二读电压电平。基于第一读电压电平与第二读电压电平之间的差来确定读偏移表。读偏移表存储多个读电压偏移。利用通过利用读偏移表确定的第三读电压电平对连接至第二字线的第二存储器单元执行第二读操作。
非易失性存储器装置存储器系统操作它们方法

[发明专利]存储器读请求越过存储器写-CN200580017332.X无效
发明人：斯里达尔·穆特拉沙纳鲁;肯尼思·C·克雷塔 -专利权人：英特尔公司
申请日： 2005-06-24 - 公布日： 2007-06-20 - 主分类号： G06F13/16 文献下载
摘要：接收存储器读和写请求。根据通信协议来接收读取，该协议具有存储器读不能越过存储器写的事务排序规则。存储器读和写请求根据另一个通信协议被转送到第一装置，该另一个协议具有存储器读可以越过存储器写的事务排序规则。被转送的存储器读请求被允许越过被转送的存储器写请求，只要在接收的读请求中的松散排序标记被断言。还描述和要求保护其它实施例。
存储器请求越过

[发明专利]存储器装置及其操作方法-CN201811375197.1在审
发明人：林菜昱;罗太熙;鲜于桢;李墉焌 -专利权人：三星电子株式会社
申请日： 2018-11-19 - 公布日： 2019-06-11 - 主分类号： G11C13/00 文献下载
摘要：本申请提供了一种存储器装置及其操作方法。该存储器装置包括：存储器单元阵列，其包括具有开关元件和连接至开关元件的数据存储元件的存储器单元，其中，数据存储元件具有相变材料；以及存储器控制器，其将第一读电流输入至存储器单元以检测第一读电压，将第二读电流输入至存储器单元以检测第二读电压，以及将补偿电流输入至存储器单元，其中补偿电流降低数据存储元件的电阻值，当存储器单元的第一状态与存储器单元的第二状态不同时输入补偿电流，利用第一读电压确定第一状态，并且利用第二读电压确定第二状态。
存储器单元读电压数据存储元件存储器装置补偿电流开关元件存储器单元阵列存储器控制器输入补偿相变材料检测电阻申请

[发明专利]用于异步FIFO电路的方法和设备-CN201510452202.4有效
发明人： R·C·雅拉杜艳西娜阿丽;S·D·帕蒂尔 -专利权人：德克萨斯仪器股份有限公司
申请日： 2015-07-28 - 公布日： 2020-05-29 - 主分类号： G06F5/06 文献下载
摘要：本发明提供一种异步FIFO电路，该FIFO电路包括耦合于写数据路径和读数据路径的数据存储器。数据存储器接收写时钟和读时钟。FIFO写指针计数器接收写使能信号和写时钟。FIFO写指针计数器向数据存储器提供FIFO写指针信号。FIFO读指针计数器接收读使能信号和读时钟。FIFO读指针计数器向数据存储器提供FIFO读指针信号。控制电路接收写使能信号、读使能信号、FIFO写指针信号、FIFO读指针信号、写时钟和读时钟。当数据存储器为满时，控制电路生成存储器满信号，并且当数据存储器为空时，控制电路生成存储器空信号。
用于异步 fifo 电路方法设备

[发明专利]解码设备中的错误检验和校正的存储器读方法和读电路-CN97125552.0无效
发明人：郑成铉 -专利权人：三星电子株式会社
申请日： 1997-12-19 - 公布日： 1998-10-14 - 主分类号： G11B20/10 文献下载
摘要：一种减少为ECC所需要的存储器读周期数目的存储器读电路和读方法。对于存储从一个致密盘驱动器的解码设备中的致密盘重现的扇区数据的数据存储器来说,其ECC所需要的存储器读方法包括的步骤有按照物理地址以页长的一个页方式读周期读数据存储器,ECC的符号存储在涉及数据存储器中存储的扇区数据的数据存储器的该物理地址处
解码设备中的错误检验校正存储器方法电路

[发明专利]存储器控制器的操作方法-CN201710201596.5有效
发明人：李俊镐;张实完;崔贤镇;咸东勋 -专利权人：三星电子株式会社
申请日： 2017-03-30 - 公布日： 2020-12-11 - 主分类号： G11C16/08 文献下载
摘要：本发明提供了一种存储器控制器的操作方法，所述存储器控制器配置为控制非易失性存储器装置执行刷新读操作、检测非易失性存储器装置的上电状态或断电状态以及发出刷新读命令。控制接收到刷新读命令的非易失性存储器装置以针对多个存储块中的每一个执行一次刷新读操作，所述刷新读操作包括对多条字线之一的读操作。
存储器控制器操作方法

[发明专利]每个周期具有一个读端口和一个或多个写端口的多组存储器-CN201610273711.5有效
发明人： D·布朗伯格;R·舍曼 -专利权人：马维尔以色列(M.I.S.L.)有限公司
申请日： 2016-04-28 - 公布日： 2021-02-26 - 主分类号： G06F3/06 文献下载
摘要：一种用于数据存储的方法，包括在网络元件中从分组处理电路至少接收读命令和写命令，用于在包括多个单端口存储器组的存储器阵列中执行。当读命令和写命令要访问存储器阵列中的不同存储器组时，在同一存储器访问周期中在不同的存储器组中为分组处理电路被执行读命令和写命令。当读命令和写命令都要访问第一存储器组时，选择存储器阵列中的第二存储器组。在同一存储器访问周期中在第一存储器组中执行读命令并且在第二存储器组中执行写命令。
每个周期具有一个端口多个写存储器

[发明专利]任意深度异步FIFO存储器-CN202010037442.9在审
发明人：王寅 -专利权人：厦门鑫忆讯科技有限公司
申请日： 2020-01-14 - 公布日： 2020-06-09 - 主分类号： G06F5/14 文献下载
摘要：提供了任意深度异步FIFO存储器。所提供的异步FIFO存储器，包括双端口存储器、写地址译码器、读地址译码器、满检测单元、读指针同步单元、空检测单元与写指针同步单元；所述写指针译码器、满检测单元与读指针同步单元位于第一时钟域；所述读指针译码器、空检查单元与写指针同步单元位于第二时钟域；所述写指针译码器耦合到所述双端口存储器的写端口，并向所述双端口存储器的写端口提供写指针；所述读指针译码器耦合到所述双端口存储器的读端口，并向所述双端口存储器的写端口提供读指针
任意深度异步 fifo 存储器

[发明专利]存储器的读操作的调度方法和存储器-CN201910941972.3在审
发明人：唐飞;夏杰;周峰 -专利权人：盛科网络(苏州)有限公司
申请日： 2019-09-30 - 公布日： 2020-01-17 - 主分类号： G06F3/06 文献下载
摘要：本发明揭示了一种存储器的读操作的调度方法和存储器，所述存储器包括两个读端口，所述存储器由两个1RW存储器构成，所述方法包括：在同一个时间周期，所述存储器的两个读端口分别存在读操作0和读操作1两个读操作的请求；若所述两个读操作的请求分别需要访问不同的1RW存储器，采用Mutual调度模式，两个读操作的请求在同一个时间周期内同时被响应。与现有技术相比，本发明在联合工作模式下通过将2ROr1W存储器的两个读端口中加入调度机制，在不同的情况下灵活选择不同的调度模式，从而使得2ROr1W存储器的读性能得到优化，特别是在Mutual调度模式下，实现了容量翻倍但读性能不变的效果。
存储器读操作调度模式时间周期读端口读性能调度机制工作模式灵活选择调度响应优化访问联合

[发明专利]存储器读取速度调节电路-CN201911133050.6有效
发明人：洪亮 -专利权人：上海华力微电子有限公司
申请日： 2019-11-19 - 公布日： 2021-12-14 - 主分类号： G11C16/26 文献下载
摘要：本发明公开了一种存储器读取速度调节电路，采用读脉冲触发内部标志寄存器置1，并通过存储器读电路反馈的读操作完成脉冲对内部标志寄存器清0的过程确保存储器读电路的读数据操作完成，在规定时间内读操作完成时，内部标志寄存器保持为原值0不变，而当读操作未完成时，内部标志寄存器仍为1，主控制器则把存储器读电路的读取速度配置加快，再次发送粗调操作使能信号重新进行粗调判断。该存储器读取速度调节电路，通过内部标志寄存器值来判断存储器是否在规定时间内完成读操作，作为调节存储器的模拟读电路配置的依据，从而能自适应于不同应用场景下，自动调节存储器的读电路的读数据操作速度，可减少存储的读数据功耗以及提高读数据操作可靠性
存储器读取速度调节电路

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条