专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果1640851个,建议您升级VIP下载更多相关专利
  • [发明专利]译码方法和译码-CN201480080748.5有效
  • 李沫;喻凡;肖治宇 - 华为技术有限公司
  • 2014-07-31 - 2019-10-22 - H03M13/05
  • 本发明实施例提供一种译码方法和译码器。包括:在对多个码字进行至少一次软判决译码后,判断软判决译码译码结果是否满足切换为硬判决译码的切换条件,若不满足所述切换条件则在下一次译码时继续采用软判决译码,若满足所述切换条件则在下一次译码时切换为硬判决译码,并在后续的译码过程中一直使用硬判决译码直至跳出译码迭代。从而,能够在软判决译码译码结果达到一定条件时,切换为功耗较小的硬判决译码,避免持续使用功耗较大的软判决译码,从而在能够实现在不损失译码性能的前提下降低译码器的功耗。
  • 译码方法译码器
  • [发明专利]一种极化码置信传播列表比特翻转译码方法-CN202310773831.1在审
  • 吴晓富;王忱 - 南京邮电大学
  • 2023-06-28 - 2023-09-08 - H03M13/13
  • 本发明公开了一种极化码置信传播列表比特翻转译码方法,包括如下步骤:获取待译码信号;根据待译码信号的对数自然比,基于BPL译码算法,得到多个初始的译码结果;响应于存在一个初始的译码结果通过预设的译码校验,则输出通过校验的初始的译码结果作为待译码信号的最终译码结果,否则进入极化码置信传播列表比特翻转译码的步骤进行循环迭代译码,直至输出待译码信号的最终译码结果。相比于现有的多种译码方案,均取得了更加优异的译码性能,且时延和复杂度更低。
  • 一种极化置信传播列表比特翻转译码方法
  • [发明专利]存储器比较刷新电路模块-CN201310375035.9有效
  • 郑君;殷万君 - 郑君;殷万君
  • 2013-08-26 - 2013-12-04 - G11C11/406
  • 它包括地址译码器、时钟控制单元、刷新单元、基准单元、冗余单元、比较单元,它与存储器相连接,存储器包括多个存储体,每个所述存储体的一侧均设有一个所述冗余单元,冗余单元将检测到的对应存储体因温度变化而引起的电平信号的变化传输给比较单元,比较单元将该信号与基准单元的电平信号进行比较,当该电平信号低于基准单元的电平信号时,地址译码器的使能信号有效,地址译码器将需要刷新的单元译码,传输到刷新电路,刷新电路工作,存储体得到刷新。
  • 存储器比较刷新电路模块
  • [发明专利]一种基于差分充电电容的PUF电路-CN201910046607.6有效
  • 曹元;韩丽娟;王静文 - 河海大学常州校区
  • 2019-01-18 - 2022-10-04 - G06F21/73
  • 本发明公开了一种基于差分充电电容的PUF电路,包括偏置电路、行列地址译码器、PUF阵列和多路复用器;n位激励信号输入行列地址译码器,行列地址译码器的输出信号对PUF阵列中的2n个PUF单元进行选择,行列地址译码器的输出信号同时作为多路复用器的通道选择信号,多路复用器在通道选择信号的控制下将选中的PUF单元的输出电压差传输到多路复用器的输出端作为PUF电路的响应值。本发明响应位的生成较少依赖于两个交叉耦合反相器的阈值电压差,每个响应位生成消耗的功率更少,不易受电压和温度变化的影响,具有高可靠性和唯一性。
  • 一种基于充电电容puf电路
  • [实用新型]存储器比较刷新电路模块-CN201320522421.1有效
  • 郑君;殷万君 - 郑君;殷万君
  • 2013-08-26 - 2014-03-05 - G11C11/406
  • 它包括地址译码器、时钟控制单元、刷新单元、基准单元、冗余单元、比较单元,它与存储器相连接,存储器包括多个存储体,每个所述存储体的一侧均设有一个所述冗余单元,冗余单元将检测到的对应存储体因温度变化而引起的电平信号的变化传输给比较单元,比较单元将该信号与基准单元的电平信号进行比较,当该电平信号低于基准单元的电平信号时,地址译码器的使能信号有效,地址译码器将需要刷新的单元译码,传输到刷新电路,刷新电路工作,存储体得到刷新。
  • 存储器比较刷新电路模块
  • [发明专利]译码处理方法及装置-CN201910570283.6有效
  • 郜杰;魏浩;李杰 - 中兴通讯股份有限公司
  • 2019-06-27 - 2023-09-29 - H04L1/00
  • 本发明提供了一种译码处理方法及装置,其中,该方法包括:根据译码性能从母序列Q中选取译码节点序列A;确定所述译码节点序列A中各译码节点的比特信息和比特位图;根据各译码节点的先验信息、比特信息、比特位图,确定各译码节点的译码结果比特信息;根据各译码节点的译码结果比特信息进行判决得到各译码节点的译码结果并输出,可以解决相关技术中极化码通过SC译码存在性能优越但不能并行化译码导致在低时延通信场景中使用受到限制,或者通过BP译码存在时延优越但性能差的问题,相对于BP译码提高了译码性能,相对于SC译码降低时间复杂度。
  • 译码处理方法装置
  • [发明专利]多核调度的高速并行低密度奇偶校验译码器及其译码方法-CN201710031380.9在审
  • 殷柳国;张远东;葛广君 - 清华大学
  • 2017-01-17 - 2017-06-30 - H03M13/11
  • 本发明涉及多核调度的高速并行低密度奇偶校验译码器及其译码方法,属于无线通信技术领域。该译码器包括依次相连的数据缓存模块、多核调度模块,以及由多个译码核组成的LDPC并行译码核;该方法为待译码字流由多核调度模块根据后端并行译码核的工作状况,将单个码字长度的待译码字分配给完成译码的处于空闲状态的译码核,由多核调度模块检验该译码核是否已经译码完成,若符合译码结果校验,则输出译码结果至多核调度模块,译码结束后多核调度模块根据码字分配顺序,并按照相同顺序将各译码核的译码结果统一输出至数据缓存模块,数据缓存模块将译码数据输出本发明通过增加新型多核调度模块,有效提升译码器的运算效率和译码速率。
  • 多核调度高速并行密度奇偶校验译码器及其译码方法
  • [发明专利]对称运动矢量差译码-CN201980088741.0在审
  • 罗健聪;修晓宇;贺玉文;杨华 - VID拓展公司
  • 2019-12-19 - 2021-11-05 - H04N19/176
  • 基于在当前译码块的运动矢量译码中是否使用对称运动矢量差(8MVD),可以针对当前译码块绕过双向光流(BDOF)。译码设备(例如,编码器或解码器)可以至少部分地基于当前译码块的SMVD指示来确定是否绕过当前译码块的BDOF。译码设备可以获得SMVD指示,该SMVD指示指示SMVD是否用于当前译码块的运动矢量译码。如果SMVD指示指示SMVD用于当前译码块的运动矢量译码,则译码设备可以针对当前译码块绕过BDOF。如果译码设备确定针对当前译码块绕过BDOF,则它可以在不执行BDOF的情况下重构当前译码块。
  • 对称运动矢量译码
  • [发明专利]译码方法及译码装置-CN200910079262.0有效
  • 徐昌平;李萍 - 华为技术有限公司
  • 2009-03-05 - 2009-07-29 - H04L12/56
  • 本发明实施例涉及一种译码方法及译码装置,其中译码方法包括:根据用户的业务优先级,将完成译码前数据准备的用户的译码控制信息放入到相应的译码前数据队列中;从当前存在译码控制信息的最高优先级的译码前数据队列中获取译码控制信息,将译码控制信息传递给预设的主译码表;调度译码器根据当前主译码表中的译码控制信息对该用户的待译码的数据进行译码处理。本发明实施例还提供了译码装置。本发明实施例通过采用队列和主从译码表的调度方式,完成以码块为单位的资源调度,满足不同优先级用户的时延要求,又不增加系统任务间通信和保护的难度。
  • 译码方法装置
  • [发明专利]一种边输入/边译码/边输出的编译码器结构-CN201310159417.8有效
  • 傅雄军;袁大森;卢继华;李祥明;李利军;黄承飞 - 北京理工大学
  • 2013-05-03 - 2019-09-24 - H03M13/23
  • 本发明涉及一种边输入/边译码/边输出编译码器结构的即时译码技术,属于无线通信信号处理与信道编译码技术领域。本发明提出了一种“边输入/边译码/边输出的编译码器结构”,具体的,采用卷积编码结合维特比译码实现“边输入/边译码/边输出”的编译码器结构。采用这种编译码器结构进行编译码无需等待全部编码符号输入译码器,而是部分信道符号输入译码器就开始工作,并随着信道数据的不断输入,译码器源源不断输出解码符号。其规则结构使得编译码器实现得以简化,降低了卷积码的编译码复杂度,基于流水线结构的迭代译码器,实现了编译码器的低延时。
  • 一种输入译码输出译码器结构
  • [发明专利]译码方法、装置及设备-CN201811369277.6有效
  • 马亮;李航;魏岳军 - 华为技术有限公司
  • 2018-11-16 - 2022-05-06 - H03M13/11
  • 本申请提供一种译码方法、装置及设备,该方法包括:获取第i‑1组待译码比特的L1个第一译码路径,i为整数,接收到的数据对应P组待译码比特,P为大于1的整数,1i≤P,L1为正整数;分别确定每个第一译码路径对应的第二译码路径,L1个第一译码路径中存在至少一个第一译码路径对应的第二译码路径的个数与其它第一译码路径对应的第二译码路径的个数不同,每个第一译码路径对应的第二译码路径的个数小于2n,n为第i组待译码比特中包括的信息比特的个数;在L1个第一译码路径对应的第二译码路径中确定第i组待译码比特的至少一个保留译码路径,至少一个保留译码路径包括第i组待译码比特的译码结果。提高了译码效率。
  • 译码方法装置设备

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top