“时钟管脚”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果102373个，建议您升级VIP下载更多相关专利

[发明专利]一种芯片时钟源检测电路及基于其的芯片时钟电路-CN202210480915.1在审
发明人：付永文 -专利权人：合肥甘尧电子科技有限公司
申请日： 2022-05-05 - 公布日： 2022-07-22 - 主分类号： G06F1/10 文献下载
摘要：本发明公开了一种芯片时钟源检测电路，包括计数器和比较器，所述计数器的输入端连接片内振荡电路输出端，输出端连接所述比较器的输入端，所述比较器的输出端连接时钟选择器的选择端；片内振荡电路输出XTO脉冲至所述计数器本发明提供的芯片时钟源检测电路仅由小规模计数器和比较器构成，硬件规模极小；在原有芯片内部增加此芯片时钟源检测电路，通过2个管脚即可实现芯片时钟源选择，且无需用户配置，即可准确判断时钟源模式，确保系统时钟信号的产生
一种芯片时钟检测电路基于

[实用新型]载频单元时钟分配电路-CN201621147281.4有效
发明人：谭涌泉;王家荣;董剑;成鹏;郭承海;李小松 -专利权人：无锡安诺信通信技术有限公司
申请日： 2016-10-21 - 公布日： 2017-04-26 - 主分类号： H03K5/15 文献下载
摘要：本实用新型提供了一种载频单元时钟分配电路，包括参考时钟输入选择电路，反相器D3，时钟输出选择电路，以及时钟输出控制电路；反相器D3分别与第一模拟多路复用器D1及第二模拟多路复用器D4的使能信号输入管脚E连接，由参考时钟输入选择电路所输出的两路控制信号，经过反相器D3做反相处理后，由第一模拟多路复用器D1或者第二模拟多路复用器D4择一地通过输出信号线路FC_IN输出时钟信号。通过本实用新型，显著的提高了对载频单元的主控时钟频率的检测效率，有效防止了由于操作失误而导致的误判结果，并可防止由于检测接头反复拔插所导致接口的损坏。
载频单元时钟分配电路

[实用新型]一种芯片时钟源检测电路及基于其的芯片时钟电路-CN202221050814.2有效
发明人：付永文 -专利权人：合肥甘尧电子科技有限公司
申请日： 2022-05-05 - 公布日： 2022-08-02 - 主分类号： G06F1/10 文献下载
摘要：本实用新型公开了一种芯片时钟源检测电路，包括计数器和比较器，所述计数器的输入端连接片内振荡电路输出端，输出端连接所述比较器的输入端，所述比较器的输出端连接时钟选择器的选择端；片内振荡电路输出XTO脉冲至所述计数器本实用新型提供的芯片时钟源检测电路仅由小规模计数器和比较器构成，硬件规模极小；在原有芯片内部增加此芯片时钟源检测电路，通过2个管脚即可实现芯片时钟源选择，且无需用户配置，即可准确判断时钟源模式，确保系统时钟信号的产生
一种芯片时钟检测电路基于

[发明专利]一种电压增益信号检测装置和方法-CN202310868791.9在审
发明人：史亚军;张振浩 -专利权人：上海海栎创科技股份有限公司
申请日： 2023-07-17 - 公布日： 2023-08-15 - 主分类号： H03K5/125 文献下载
摘要：电容充放电模块用于根据开关信号对电容进行充电或放电；比较器的正向输入端连接电容，负向输入端接入基准电压，比较器用于比较电容的电压和基准电压，输出比较信号；时序控制模块用于接入自动增益控制调整信号，生成开关信号和高电平窄脉冲信号；D触发器的时钟输入管脚用于接入高电平窄脉冲信号，D输入管脚用于接入比较信号，Q输出管脚用于输出自动增益控制调整信号中的有效信号检测结果VOUT。
一种电压增益信号检测装置方法

[实用新型]一种基于I2C总线扩展芯片的LED点灯结构-CN202122003142.1有效
发明人：魏文辉;霍光辉;魏建功;张锋 -专利权人：天津清源华越科技有限公司
申请日： 2021-08-24 - 公布日： 2022-01-11 - 主分类号： H05B45/00 文献下载
摘要：所述微控制单元MCU的2个非时钟引线模拟成SCL线和SDA线与所述I/O扩展芯片进行通信连接。以NCA9555芯片为例，只需要SCL线和SDA线2根线即可扩展连16个I/O端口，也就是可以控制16个LED灯，极大地解决了MCU管脚不够用的问题，同时又避免了过多占用管脚，此外I2C通讯支持软件模拟通讯的设计，可以提升MCU管脚的灵活性。
一种基于 i2c 总线扩展芯片 led 点灯结构

[发明专利]利用联合测试行动组织标准的I/O状态翻转测试方法-CN96199899.7无效
发明人：小L·R·莫特 -专利权人：三星电子株式会社
申请日： 1996-09-26 - 公布日： 2002-10-02 - 主分类号： G01R31/3185 文献下载
摘要：一种使IC芯片(110)中的输出管脚产生状态翻转的方法，以满足ASIC制造商关于输出状态翻转的测试要求，将来自IC测试仪(100)的数据并行输入到IC的JTAG边界扫描数据移位寄存器(205)，使得并行输入的数据为交替变化的高低电平的数据位然后将交替变化的数据位形成的测试图形锁存到JTAG数据锁存寄存器(220)并驱动以作用于IC芯片(110)中的输出管脚。然后将该测试图形在IC的JTAG移位寄存器(205)内移位一个数位，并在下一个时钟周期并行输入到JTAG锁存寄存器(220)。按照这种方式，利用外部测试电路驱动到输出管脚的测试图形的补由IC芯片(110)输出。一再重复这一过程，以便使IC芯片(110)上的每一输出管脚交替转换。
利用联合测试行动组织标准状态翻转方法

[发明专利]可插拔光模块内部存储器数据的读取装置及方法-CN200410025112.9无效
发明人：杨凡;杜旭峰 -专利权人： UT斯达康通讯有限公司
申请日： 2004-06-11 - 公布日： 2005-02-23 - 主分类号： G06F3/00 文献下载
摘要：一种可插拔光模块内部存储器数据的读取装置，包括CPU、可插拔光模块和可编程逻辑器件，可编程逻辑器件内部设有：与可插拔光模块的I2C通信串行时钟管脚相连的第一寄存器；与可插拔光模块的I2C通信串行数据管脚相连的第二寄存器、第三寄存器和第四寄存器，其中第二寄存器和第三寄存器先与一个三态门输入端连接，该三态门的输出端再接入可插拔光模块的I2C通信串行数据管脚；与可插拔光模块的在位指示管脚相连的第五寄存器；所述的所有寄存器与
可插拔光模块内部存储器数据读取装置方法

[实用新型]一种显示屏驱动电路-CN201020296353.8有效
发明人：孙江涛;陆汉宁 -专利权人：海信(山东)空调有限公司
申请日： 2010-08-12 - 公布日： 2011-03-16 - 主分类号： G09G3/14 文献下载
摘要：本实用新型公开了一种显示屏驱动电路，包括处理器和LED显示屏；在所述处理器与LED显示屏之间连接有一数码管驱动芯片，所述数码管驱动芯片的串行数据输入管脚和时钟管脚分别通过信号线连接处理器，数码管驱动芯片的段输出管脚和位输出管脚分别与
一种显示屏驱动电路

[实用新型]一种基于CC1101芯片的无线通信电路-CN202122017803.6有效
发明人：范薷文 -专利权人：广州宇臣玉橙信息科技有限公司
申请日： 2021-08-25 - 公布日： 2022-01-14 - 主分类号： H04B1/40 文献下载
摘要：本实用新型公开了一种基于CC1101芯片的无线通信电路，涉及无线通信技术领域，其SCLK为同步时钟管脚，用来数据的读取和写入；CSN作为芯片选择管脚只有当其处在低电平的时刻SPI口才可以完成正常的通信；SO和SI分别用于输出数据和输出数据；GD02管脚检测从STM32传输的数据，当信道中有数据传输时，GD02管脚电平发声跳变；电路中的电容C8、电容C10、电感L2、电感L3组合在一起构成了低通选频网络
一种基于 cc1101 芯片无线通信电路

[实用新型]冷库空气温湿度和果蔬温度采集终端-CN202222343264.X有效
发明人：刘炳军;马继明 -专利权人：山东微立方信息技术股份有限公司
申请日： 2022-09-02 - 公布日： 2022-12-27 - 主分类号： F25D29/00 文献下载
摘要：模块电连接有温湿度采集模块及温度采集模块，MCU模块还电连接有NB通信模块；温湿度采集模块包括温湿度传感器U7，温湿度传感器U7与MCU模块电连接；温度采集模块包括数字转换器U5，数字转换器U5的电源管脚通过第一开关电路电连接MCU模块，数字转换器U5的时钟管脚和数据管脚电连接MCU模块；数字转换器U5的输入管脚电连接有针式的热电阻P1。
冷库空气温湿度温度采集终端

[发明专利]一种矩阵扫描电路-CN201511035297.6在审
发明人：章永生 -专利权人：天津罗斯诺普信息技术有限公司
申请日： 2015-12-31 - 公布日： 2016-06-15 - 主分类号： H03M11/20 文献下载
摘要：本发明创造提供了一种矩阵扫描电路，包括微控电路、按键输入电路和信号调节电路，所述微控电路由微控制器、复位电路和时钟电路组成，所述按键输入电路由KEY1、KEY2、KEY3、KEY4、KEY5、KEY6和CR1、CR2、CR3分别交叉连接到U3芯片的A0、A1、A2管脚上和U2芯片的Y0、Y1管脚上，所述信号调节电路的U2和U3的VCC端和OE1端之间分别连接电容C1和C2，电容C1和C2用以滤波储能，所述U2和U3的A0-A7管脚分别连接上拉电阻R1-R16，所述U2的A0、A1和OE2管脚分别连接微控制器的P1.0、P1.1和P2.0管脚，所述U3的Y0、Y1、Y2和OE2管脚分别连接微控制器的P0.0、P0.1、P0.2和P2.1管脚。
一种矩阵扫描电路

[发明专利]一种数字通讯总线电平检测电路-CN202110145178.5在审
发明人：金羊华;黄黎;丁希聪;刘尧;蒋乐跃 -专利权人：美新半导体（天津）有限公司
申请日： 2021-02-02 - 公布日： 2021-05-14 - 主分类号： G01R19/00 文献下载
摘要：本发明提供一种数字通讯总线电平检测电路，其包括：外部端口；内部串行时钟引脚；内部串行数据引脚；第一上拉电阻，其连接于内部串行时钟引脚和外部端口之间；第二上拉电阻，其连接于内部串行数据引脚和外部端口之间；电平检测器，其用于检测内部串行时钟引脚或内部串行数据引脚的高电平，并将检测到的该高电平作为参考高电平；波形整形电路，其以参考高电平作为逻辑高电平，对外部串行数据信号进行整形以得到外部串行数据信号，对外部串行时钟信号进行整形以得到外部串行时钟信号与现有技术相比，本发明可以在内外部间形成正确的通讯交流，其既不需要额外的接口电源管脚，又节省了芯片面积。
一种数字通讯总线电平检测电路

[发明专利]高速动态同步随机存储的反馈时钟接口改进方法-CN200510029302.2无效
发明人：罗伟毅;陈进;王琴 -专利权人：上海交通大学
申请日： 2005-09-01 - 公布日： 2006-05-03 - 主分类号： G11C11/401 文献下载
摘要：一种电子技术领域的高速动态同步随机存储的反馈时钟接口改进方法。本发明应用一个标准单元库供应商提供的双向IO单元逻辑取代传统的设计方法延时器件，系统时钟是通过对经过该期间后输入到片外SDRAM的时钟输入端来实现的。系统时钟信号(SCLK)在控制器内部通过双向IO单元逻辑输出到管脚，再连接到SDRAM器件，从SDRAM读出的数据则在控制器处用SCLK采样后递交给整个微处理器系统。运用反馈时钟可以将连线时延信息反馈到芯片内部，在设计SDRAM接口时可得到板上连线的时延信息。本发明大大减小由外部负载的复杂性给接口工作频率带来的负面影响，并且降低了SoC设计的难度。
高速动态同步随机存储反馈时钟接口改进方法

[实用新型]一种数字通讯总线电平检测电路-CN202120311012.1有效
发明人：金羊华;黄黎;丁希聪;刘尧;蒋乐跃 -专利权人：美新半导体（天津）有限公司
申请日： 2021-02-02 - 公布日： 2022-02-01 - 主分类号： G01R19/00 文献下载
摘要：本实用新型提供一种数字通讯总线电平检测电路，其包括：外部端口；内部串行时钟引脚；内部串行数据引脚；第一上拉电阻，其连接于内部串行时钟引脚和外部端口之间；第二上拉电阻，其连接于内部串行数据引脚和外部端口之间；电平检测器，其用于检测内部串行时钟引脚或内部串行数据引脚的高电平，并将检测到的该高电平作为参考高电平；波形整形电路，其以参考高电平作为逻辑高电平，对外部串行数据信号进行整形以得到外部串行数据信号，对外部串行时钟信号进行整形以得到外部串行时钟信号与现有技术相比，本实用新型可以在内外部间形成正确的通讯交流，其既不需要额外的接口电源管脚，又节省了芯片面积。
一种数字通讯总线电平检测电路

[发明专利]一种主从MII管理接口串行通信方法-CN201310124806.7有效
发明人：李晖 -专利权人：和记奥普泰通信技术有限公司
申请日： 2013-04-11 - 公布日： 2013-08-07 - 主分类号： G06F13/38 文献下载
摘要：本发明提出了一种主从MII管理接口串行通信方法，采用本发明方法实现一驱多主从控制系统，可以在不借助MDC时钟驱动芯片、无需MDC信号线的情况下，顺利的完成主控器件的MII管理接口与多个从属器件MII管理接口之间的从而减少了主控器件的MII管理接口与多个从属器件MII管理接口之间的数据连线，有助于降低系统PCB走线难度，减少PCB层数，并且也无需考虑因MDIO信号线与MDC信号线的走线等长处理不当导致MDIO数据与MDC时钟时序错误的问题，从而从整体上降低系统PCB走线设计难度，同时有助于减少系统中的时钟驱动芯片使用量或者时钟驱动芯片的管脚使用量，降低系统硬件成本。
一种主从 mii 管理接口串行通信方法