“时钟管理模块”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2512525个，建议您升级VIP下载更多相关专利

[发明专利]一种公共时间计费预授权管理系统-CN202011077720.X在审
发明人：王开全 -专利权人：王开全
申请日： 2020-10-10 - 公布日： 2021-01-08 - 主分类号： G06Q20/14 文献下载
摘要：本发明公开了一种公共时间计费预授权管理系统，包括管理系统及网络服务装置，所述管理系统包括交互受理模块、调度模块、预授权模块、时间计费模块、结算模块及显示模块，所述网络服务装置包括支付系统、全局时钟、处理器、存储装置，所述调度模块、预授权模块、时间计费模块、结算模块、显示模块均与所述交互受理模块双向通信连接，所述支付系统、全局时钟、处理器、存储装置均与所述管理系统双向通信连接。本发明管理系统利用网络平台的第三方优势化解信任危机，实现全局时钟灵活调用和计时结算服务，通过网络受理固化契约形式，明确委托人、受托人双方的权利和义务，通过预授权和第三方承兑模式，大大降低了提供服务或劳务方获得收益的风险
一种公共时间计费授权管理系统

[发明专利]无线抄表系统的时钟校准方法、分布式系统时钟校准方法-CN201010519166.6无效
发明人：宋奕;刘荣鑫;高艺;林锋 -专利权人：上海复展照明科技有限公司
申请日： 2010-10-25 - 公布日： 2011-07-20 - 主分类号： H04W56/00 文献下载
摘要：本发明揭示了一种无线抄表系统的时钟校准方法，所述时钟校准方法包括如下步骤：S1、所有管理服务器通过NCP协议，进行网络对时，保证所有的管理服务器时钟一致；S2、抄表机在下载抄表任务时，更新抄表机时钟；S3、抄表时，抄表机和所有群组的主模块对时一次；S4、群组内定时通讯时，主模块采用旧时钟启动定时中继通讯，通过时钟校准命令将新时钟发给本群所有子模块成员，随后整个群立即采用新时钟。本发明提出的无线抄表系统的时钟校准方法，可解决表体群组内、群组之间的时钟偏差；保证群组内、群组之间时钟准确性，有效保证定时通讯不冲突。
无线系统时钟校准方法分布式

[发明专利]信息安全SoC中基于门控时钟的动态功耗管理方法-CN200510028912.0无效
发明人：曾晓洋;吴敏;林一帆;韩军;吴永一;陈俊;张章;郭亚炜 -专利权人：复旦大学;上海微科集成电路有限公司
申请日： 2005-08-18 - 公布日： 2006-03-29 - 主分类号： G06F1/32 文献下载
摘要：本发明属集成电路技术领域，具体为一种信息安全SoC的动态功耗管理方法。信息安全SoC是计算密集型的专用集成电路，主要由微控制器MCU、密码运算单元、真随机数发生器、DMA控制器、存储器、USB接口控制器、总线控制器以及中断控制器、UART控制器和时钟管理模块等必要外设构成本发明根据信息安全SoC的工作过程将其构成模块划分为多个时钟区域，然后用DPM技术的嵌入式软件管理每个时钟区域的时钟供给：对于不参与当前工作的模块完全关闭其时钟输入，在需要参与工作时重新打开时钟供给。本发明中阐述的动态功耗管理技术能极大地降低信息安全SoC的系统功耗。
信息安全 soc 基于门控时钟动态功耗管理方法

[实用新型]一种多通道时间相关单光子计数器-CN202221599122.3有效
发明人：程子毓;张英强;胡建勇;秦成兵;陈瑞云;张国峰;肖连团 -专利权人：山西大学
申请日： 2022-06-25 - 公布日： 2022-10-04 - 主分类号： H04B10/079 文献下载
摘要：本实用新型公开了一种多通道时间相关单光子计数器，应用于量子通信技术领域，包括：时钟管理模块、粗时间计数器、TDC模块、数据缓存单元、USB3.0模块，其中，时钟管理模块1包括混合时钟管理器模块与异步复位同步释放模块，TDC模块包括多个220级进位链延迟结构、多个寄存器以及编码单元；通过时钟分相和延时链内插法的使用，在价格较为低廉的情况下满足了量子通信系统多通道、死时间短、时间精度高的要求，测量的时间精度小于100ps
一种通道时间相关光子计数器

[实用新型]一种基于总线从单元接口的时钟管理模块-CN201220114684.4有效
发明人：陈庆宇;盛廷义;段青亚;李小波;赵恒星 -专利权人：中国航天科技集团公司第九研究院第七七一研究所
申请日： 2012-03-23 - 公布日： 2012-10-17 - 主分类号： G06F1/06 文献下载
摘要：本实用新型公开了一种基于总线从单元接口的时钟管理模块，包括时钟控制模块、时钟分频模块和寄存器单元；所述时钟控制模块和时钟分频模块通过总线连接，在时钟分频模块上设置有时钟门控模块和寄存器单元。本实用新型的有益效果是：可以根据总线从单元的工作状态，动态的通过软、硬件改变或者关闭从单元模块的时钟，从而降低整个系统的功耗，增强航天元器件的竞争力。该模块已经成功应用并流片，将整个SoC系统的功耗由0.96W降低到0.85W。
一种基于总线单元接口时钟管理模块

[实用新型]一种用于指示、监测类仪表的数据采集和处理的集中器-CN201320868480.4有效
发明人：盛君伟;蒋建樑;张乘飞 -专利权人：杭州宇控科技有限公司
申请日： 2013-12-24 - 公布日： 2014-07-09 - 主分类号： G08C19/00 文献下载
摘要：本实用新型是一种用于指示、监测类仪表的数据采集和处理的集中器，包括芯片处理模块、显示模块、时钟管理模块、电源管理模块、数据接口模块、GPRS模块、Flash模块、解码模块；显示模块、时钟管理模块、电源管理模块、数据接口模块、GPRS模块、Flash模块和解码模块分别与芯片处理模块电连接。解码模块具有快速数据采集、处理功能，可以实现对指示仪表、监视仪表的过程和状态的实时监测。显示模块采用液晶显示模块，用于显示集中器基本信息、告警信息以及采集到的数据信息。芯片处理模块包括MSP430F24X芯片。
一种用于指示监测仪表数据采集处理集中器

[发明专利]一种降低CPU功耗的方法和一种CPU、一种数字芯片-CN200910078973.6有效
发明人：石艳 -专利权人：北京红旗胜利科技发展有限责任公司
申请日： 2009-03-02 - 公布日： 2009-08-05 - 主分类号： G06F1/32 文献下载
摘要：本发明提供了一种降低CPU功耗的方法，包括：CPU内部模块检测当前CPU各个通讯接口的状态信息；所述状态信息包括该通讯接口是否在进行通信；通过CPU输出端口将各个通讯接口的状态信息传递至该CPU的外部管理模块；所述外部管理模块依据所述状态信息控制传输给CPU的时钟信号；当各个通讯接口的状态均为空闲时，控制传输低于正常值的时钟信号给CPU，或者停止CPU的时钟信号供给。本发明在CPU中增加了一个状态监测模块，用于监控该CPU各个通讯接口的状态信息，并通过相应的输出端口传输至外部管理模块，当CPU空闲时，可以通过外部管理模块控制传输给CPU的时钟信号，以达到降低功耗的目的
一种降低 cpu 功耗方法数字芯片

[实用新型]一种用于动态令牌系统的主控芯片-CN201420238352.6有效
发明人：夏军虎;何友军;韩涛 -专利权人：杭州晟元芯片技术有限公司
申请日： 2014-05-09 - 公布日： 2014-10-08 - 主分类号： G06F1/32 文献下载
摘要：一种用于动态令牌系统的主控芯片，包括芯片本体，所述芯片本体上封装有32位的RISCCPU、AD转换模块、LCD显示模块、通用GPIO接口、实时时钟模块、2个定时器、算法加速器、ROM、存储器单元、电源管理控制单元、复位生成单元、时钟生成单元，所述AD转换模块、LCD显示模块、通用GPIO接口、实时时钟模块、2个定时器、算法加速器、ROM、存储器单元、电源管理控制单元、复位生成单元、时钟生成单元均与所述RISCCPU
一种用于动态令牌系统主控芯片

[发明专利]交通管理系统的时间同步控制系统-CN201510532740.4在审
发明人：刘书刚;鲁斌;王茜 -专利权人：保定维特瑞交通设施工程有限责任公司
申请日： 2015-08-27 - 公布日： 2015-11-18 - 主分类号： G04R20/02 文献下载
摘要：本发明提供一种交通管理系统的时间同步控制系统。该系统采用分布式布局策略，其包括一个主时钟模块和多个从时钟模块，主时钟模块负责接收时间信息存储后并转发，从时钟模块则接收信息并校时。主时钟模块包括时钟接收模块、控制模块、发送模块、供电模块以及存储模块；时钟接收模块接收解调卫星授时时间信息，控制模块对授时时间信息进行同步解析，发送模块发送时间数据；时钟接收模块和发送模块均与控制模块相连
交通管理系统时间同步控制系统

[实用新型]交通管理系统的时间同步控制系统-CN201520652855.2有效
发明人：刘书刚;鲁斌;王茜 -专利权人：保定维特瑞交通设施工程有限责任公司
申请日： 2015-08-27 - 公布日： 2016-02-10 - 主分类号： G04R20/02 文献下载
摘要：本实用新型提供一种交通管理系统的时间同步控制系统。该系统采用分布式布局策略，其包括一个主时钟模块和多个从时钟模块，主时钟模块负责接收时间信息存储后并转发，从时钟模块则接收信息并校时。主时钟模块包括时钟接收模块、控制模块、发送模块、供电模块以及存储模块；时钟接收模块接收解调卫星授时时间信息，控制模块对授时时间信息进行同步解析，发送模块发送时间数据；时钟接收模块和发送模块均与控制模块相连
交通管理系统时间同步控制系统

[发明专利]有线传输数据业务定时接口服务器-CN201310295775.1有效
发明人：王政;易强;于洪志 -专利权人：成都亚讯新科信息有限责任公司
申请日： 2013-07-15 - 公布日： 2013-10-23 - 主分类号： H04J3/06 文献下载
摘要：本发明公开了一种有线传输数据业务定时接口服务器，包括时钟协议模块：用于提供授时及时钟同步帧数据；时钟协议测试模块：用于在线测试时钟协议，计算误码情况，评估系统运行状态；电源模块：用于将交流电源变换为各个模块所需的直流电压，输入各个模块，作为各个模块的直流供电电源；整机控制模块：对整机进行综合管理，提供接口，用于参数配置、运行数据收集及用户对DTIServer的远程监控；管理模块：用于数据配置、运行情况查看和远程NTP时间同步；扩展功能模块：用于接收外部信号，并将接收到的信号，作为本机授时基准进行授时。本发明具有高集成度、易于部署、高稳定性，适用于有线传输数据业务网络中的时钟同步和授时。
有线传输数据业务定时接口服务器

[发明专利]一种动态时钟与电源的控制方法、系统及装置-CN200810102179.6有效
发明人：史公正;何维 -专利权人：联芯科技有限公司;大唐移动通信设备有限公司;上海大唐移动通信设备有限公司
申请日： 2008-03-18 - 公布日： 2009-09-23 - 主分类号： G06F1/32 文献下载
摘要：本发明公开了一种动态时钟和电源的控制方法，该方法包括，时钟和电源管理模块将至少一个核处理器发送的信号，处理为控制所述至少一个核处理器时钟和电源的控制信号；所述时钟和电源管理模块根据所述控制信号控制所述至少一个核处理器的时钟和电源本发明还公开了一种动态时钟和电源控制的系统及装置。在硬件上将核处理器直接和时钟和电源管理模块相连，将核处理器发送的信号处理为控制时钟和电源的控制信号。因此，本发明可以提高基于多核处理器芯片在移动终端中时钟与电源控制的可靠性，从而降低系统软件设计的复杂度，节省移动终端和CPU的资源，在一定程度上增加了系统的睡眠时间，提高移动终端的待机时间。
一种动态时钟电源控制方法系统装置

[实用新型]基于RGB的时钟彩色频谱显示系统-CN202220214393.6有效
发明人：周华根 -专利权人：广州市驰海电子有限公司
申请日： 2022-01-26 - 公布日： 2022-07-01 - 主分类号： G06F9/50 文献下载
摘要：本实用新型公开了基于RGB的时钟彩色频谱显示系统，包括中央处理器模块、温度接收模块、咪头模块、喇叭模块、时钟管理模块、FLASH控制模块、显示屏模块、RGB灯珠模块、USB电源模块、WIFI模块和SD卡座模块，所述中央处理器模块、FLASH控制模块、RGB灯珠模块和显示屏模块依次连接，所述中央处理器模块分别与温度接收模块、咪头模块、喇叭模块、时钟管理模块、USB电源模块、WIFI模块和SD卡座模块连接。通过使用本实用新型，能够通过FLASH模块控制115个RGB灯珠根据用户的实际需求快速做动态频谱显示的切换动作。本实用新型作为基于RGB的时钟彩色频谱显示系统，可广泛应用于动态频谱显示领域。
基于 rgb 时钟彩色频谱显示系统

[发明专利]一种机载中射频数据终端以及方法-CN201510723904.1在审
发明人：远中文;张贵峰;曹旸;张巍;吴新桥;杨晨;张志芳;秦凡;王平;陈艳芳;杨鹤猛 -专利权人：天津航天中为数据系统科技有限公司;南方电网科学研究院有限责任公司
申请日： 2015-10-29 - 公布日： 2016-01-06 - 主分类号： H04B1/3827 文献下载
摘要：本发明公开了一种机载中射频数据终端以及方法，该数据终端包括：射频收发模块、基带处理模块、图像处理模块、时钟管理模块、电源模块，射频收发模块用于进行主链路收发、副链路收发和主/副链路捷变频接收；基带处理模块用于组帧、分帧以及与DSP之间传输视频流；图像处理模块用于接收视频码流，并对视频码流进行压缩处理；时钟管理模块用于为射频收发模块、基带处理模块、图像处理模块、时钟管理模块提供电源。
一种机载射频数据终端以及方法

[发明专利]FPGA片内时钟占空比测试方法和时钟自测FPGA-CN202011061235.3在审
发明人：贾楫;丛伟林;何相龙;孙海;蔡莹卓 -专利权人：成都华微电子科技有限公司
申请日： 2020-09-30 - 公布日： 2020-12-22 - 主分类号： H03K5/19 文献下载
摘要：FPGA片内时钟占空比测试方法和时钟自测FPGA，涉及集成电路技术。本发明的时钟自测FPGA，包括I/O接口单元、时钟管理电路单元、被测时钟网络，其特征在于，还包括一个D触发器，时钟管理电路单元的输入端连接时钟源，时钟管理电路单元的第一输出端与被测时钟网络的输入端连接，被测时钟网络的输出端连接到D触发器的D端，时钟管理电路单元的第二输出端与采样时钟网络的输入端连接，采样时钟网络的输出端连接到D触发器的CLK端，D触发器的输出端连接到输出逻辑检测功能电路，输出逻辑检测功能电路与I/O接口单元连接，一个动态相移逻辑功能控制模块与时钟管理电路单元连接。
fpga 时钟测试方法自测

首页
«上一页
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
下一页»
尾页
共 100000 条