“并行冗余”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果116646个，建议您升级VIP下载更多相关专利

[发明专利]一种并行冗余以太网通信控制器及其控制方法-CN201910741535.7有效
发明人：王瑞晓;赵海婷;卢飞 -专利权人：西安微电子技术研究所
申请日： 2019-08-12 - 公布日： 2022-07-29 - 主分类号： H04L49/351 文献下载
摘要：本发明公开了一种并行冗余以太网通信控制器及其控制方法，属于以太网通信领域。本发明的一种并行冗余以太网通信控制器，采用纯硬件方式实现以太网的并行冗余，对上层软件透明，减轻软件负担，提高系统性能；本发明引入并行冗余检测标识，冗余端口发送时添加标识，接收时剔除标识，实现标准以太网与并行冗余以太网的互连；采用基于查找表的单窗口动态滑动冗余管理方法，对重复帧进行管理，能够有效解决网络堵塞情况下，冗余端口接收数据不同步问题；采用自定义调试串口通信协议，对控制器内部寄存器进行访问，便于上层软件进行网络管理；通过该控制器可以构建两个相互独立且并行工作的对等网络，实现双网冗余的热备份，达到零切换时间。
一种并行冗余以太网通信控制器及其控制方法

[发明专利]一种FC-AE-ASM并行冗余系统及其数据处理方法-CN201910186050.6在审
发明人：陈水忠;朱能念;陈腾;董博宇 -专利权人：中国航空工业集团公司洛阳电光设备研究所
申请日： 2019-03-12 - 公布日： 2019-07-09 - 主分类号： H04B10/032 文献下载
摘要：本发明提供了一种FC‑AE‑ASM并行冗余系统及其数据处理方法，冗余控制模块实时检测冗余通道中各端口状态机的状态是否为激活状态，若为激活状态，冗余控制模块控制选取该端口状态机的通道接收数据，本发明的方法只需要检测各冗余通道中端口状态机的激活状态，而不用对各冗余通道中的数据帧进行对比或者冗余查找，因此简化了接收并行数据冗余处理难度，降低了数据处理时延，提高了FC‑AE‑ASM并行冗余数据处理效率。
并行冗余激活状态冗余通道数据处理冗余控制模块端口状态机数据处理效率通道接收数据并行数据冗余处理实时检测数据帧中端口状态机冗余时延查找检测

[发明专利]一种并行冗余网络设备及系统-CN202310918741.7在审
发明人：万本荣 -专利权人：上海寰创通信科技股份有限公司
申请日： 2023-07-25 - 公布日： 2023-09-12 - 主分类号： H04L1/22 文献下载
摘要：本发明提供一种并行冗余网络设备及系统，涉及通信技术领域，包括：搭载linux系统，linux系统中配置有二层并行冗余协议栈，二层并行冗余协议栈桥接业务网与多个无线网络，用于将多个无线网络发送的带有PRP特征码的报文进行重复报文丢弃处理，随后去除PRP特征码并转发至业务网，以及将业务网发送的报文添加PRP特征码后分别转发至多个无线网络，实现业务网与多个无线网络之间的二层并行冗余通信。有益效果是通过对二层并行冗余协议栈进行改进，使其能够支持二层并行冗余，二层转发加速了报文转发；在各无线网络各自内增加冗余通道，实现PRP设备一对多，防止PRP设备单点故障，更接近通信零故障。
一种并行冗余网络设备系统

[发明专利]一种基于并行处理的多主机接口冗余SAN控制器-CN200910016156.8无效
发明人：金长新;刘强;李伟;田凯 -专利权人：浪潮电子信息产业股份有限公司
申请日： 2009-06-12 - 公布日： 2009-11-11 - 主分类号： G06F3/06 文献下载
摘要：本发明公开了一种基于并行处理的多主机接口冗余SAN控制器，属于一种控制器，其结构包括控制器冗余模块A、控制器冗余模块B及背板模块C，其中控制器冗余模块A与控制器冗余模块B通过高速PCIE总线P1连接，控制器冗余模块A与背板模块C通过非高速互联通路PA连接，控制器冗余模块B与背板模块C通过非高速互联通路PB连接。本发明的一种基于并行处理的多主机接口冗余SAN控制器和现有技术相比，采用双控制器双DMA通道并行处理，架构配备两个冗余控制器模块，在每个控制器冗余模块内部以及两个控制器冗余模块之间可以进行RAID等数据的并行处理
一种基于并行处理主机接口冗余 san 控制器

[发明专利]一种高速以太网中并行循环冗余校验方法及装置-CN201210230530.6有效
发明人：梁凯平;王兆明 -专利权人： UT斯达康通讯有限公司
申请日： 2012-07-03 - 公布日： 2012-10-24 - 主分类号： H04L1/00 文献下载
摘要：本发明公开了一种高速以太网中并行循环冗余校验方法，应用于循环冗余校验CRC模块进行并行循环冗余校验，首先对数据帧以预设位宽进行位宽匹配，然后将匹配后的数据流送入通用的预设位宽并行循环冗余校验模块进行计算得到校验值本发明还公开了并行循环冗余校验装置，包括预设位宽的CRC校验模块，寄存器和最后一拍数据逆运算模块。本发明的装置结构简单，采用一个固定位宽的CRC校验模块就可以实现高速并行数据CRC的校验，并且采用本发明的方法，适用于任意位宽的高速并行数据的CRC校验，适用范围广。
一种高速以太网并行循环冗余校验方法装置

[发明专利]数据区域重叠的边界数据零通信并行计算方法和系统-CN201110209045.6无效
发明人：朱定局;李朝晖 -专利权人：中国科学院深圳先进技术研究院;北京大学
申请日： 2011-07-25 - 公布日： 2012-03-28 - 主分类号： G06F17/30 文献下载
摘要：本发明公开一种数据区域重叠的边界数据零通信并行计算方法，包括：将待处理的母数据分割成多个子块数据，其中每个子块数据冗余存储与之相邻的子块数据中的边界数据；将多个子块数据进行并行处理。还公开一种数据区域重叠的边界数据零通信并行计算系统，包括：数据分割模块，用于将母数据进行冗余切割；并行处理单元，用于并行处理子块数据。以及一种数据区域重叠的边界数据零通信并行计算系统，包括：数据分割模块，用于将母数据进行无冗余切割；数据交换模块，用于将相邻的子块数据的边界数据相互交换并进行冗余存储；并行处理单元，用于并行处理子块数据。上述方法和系统可以节约数据传输时等待的时间，提高并行处理的效率。
数据区域重叠边界通信并行计算方法系统

[发明专利]冗余时钟系统-CN201010235341.9有效
发明人：马连川;李开成;王悉;袁彬彬 -专利权人：北京交通大学
申请日： 2010-07-22 - 公布日： 2010-12-01 - 主分类号： G06F11/16 文献下载
摘要：本发明公开了一种冗余时钟系统，包括n个时钟模块，所述时钟模块包括高频时钟单元和并行冗余处理单元，所述高频时钟单元用于产生具有故障安全特征的高频时钟和复位信号，其包括时钟比较器、错误状态锁存器和安全切除逻辑；所述并行冗余处理单元用于产生具有故障安全特征的同步冗余时钟输出，其包括时钟表决电路、时钟同步电路、安全比较器和安全切除逻辑。本发明针对传统实现冗余时钟的方法中存在的“自己判断自己错误，或者判断他人错误而切换”的逻辑漏洞与拜占庭故障，基于故障安全N取M结构以及并行冗余方法实现高可靠时钟。
冗余时钟系统

[发明专利]一种图像压缩多核并行容错方法、计算机、处理器-CN201711239517.6有效
发明人：谭庆平;唐国斐;李盼盼;徐建军;邵则铭;曾平;张南;孟宪凯;张浩宇;邓锦洲;谢勤政;颜颖;刘鑫昊 -专利权人：中国人民解放军国防科技大学
申请日： 2017-11-30 - 公布日： 2021-06-04 - 主分类号： G06F11/07 文献下载
摘要：本发明属于硬件瞬态故障检测及修复技术领域，公开了一种图像压缩多核并行容错方法、计算机、处理器，构建图像并行压缩模块，单核图像处理程序进行多核处理器上的移植与优化；根据已有核级冗余容错特征，确定非绑定异步冗余容错模型；根据非绑定异步冗余容错模型，结合图像并行压缩模块，在图像压缩系统中加入冗余容错功能。本发明通过在主核设计管理层实现多核的并行工作，可以灵活方便地移植到不同的硬件上去；避免了同步冗余容错中，存在核心空闲等待数据传输以及比对结束的情况发生；进行两次计算后进行结果比对；避免数据传输造成的额外开销
一种图像压缩多核并行容错方法计算机处理器

[发明专利]密码协议的Horn逻辑表述集精简方法-CN201610821191.7有效
发明人：樊琳娜;潘进;谢青松;林少锋;韩鹍;白炜;寇万里 -专利权人：中国人民解放军西安通信学院
申请日： 2016-09-14 - 公布日： 2019-03-12 - 主分类号： H04L9/08 文献下载
摘要：本发明公开了一种密码协议的Horn逻辑表述集精简算法，本算法包含三个阶段，分别为冗余消除阶段、并行复合阶段和精简完成阶段。其中冗余消除阶段消除待处理规则集中的冗余规则和蕴含规则；并行复合阶段能够对冗余消除阶段得到的规则集进行规则分组，并行进行组内规则复合，而后进行组间规则复合，直至不再产生新的规则集为止；精简完成阶段能够抽取符合一定形式的规则形成最终的精简规则集该算法通过并行进行复合运算，能够一定程度上缩短复杂协议的规则精简时间，提高密码协议形式化分析自动化验证的速度。
密码协议 horn 逻辑表述精简算法

[发明专利]一种计算单元运算加固方法、并行处理器及电子设备-CN202010963761.2有效
发明人：袁庆;陈庆 -专利权人：海光信息技术股份有限公司
申请日： 2020-09-14 - 公布日： 2023-09-19 - 主分类号： G06F11/16 文献下载
摘要：本申请涉及一种计算单元运算加固方法、并行处理器及电子设备，属于计算机技术领域。该方法应用于并行处理器，并行处理器包括计算单元组和冗余单元组，冗余单元组包括第一冗余单元和第二冗余单元，方法包括将同一线程对应的数据分别输入待加固计算单元和与待加固计算单元对应的冗余单元组中的第一冗余单元和第二冗余单元中进行运算；其中待加固计算单元为计算单元组中的计算单元；判断第一冗余单元的输出结果、第二冗余单元的输出结果和待加固计算单元的输出结果中是否存在至少两个相同的输出结果；在存在至少两个相同的输出结果时，输出相同的输出结果通过冗余计算来实现对待加固计算单元进行加固，解决了现有方法存在的加固效果差的问题。
一种计算单元运算加固方法并行处理器电子设备

[发明专利]程序生成装置、并行运算设备以及计算机可读记录介质-CN202110510303.8在审
发明人：井辻宏章;上薗巧;新保健一;鸟羽忠信 -专利权人：株式会社日立制作所
申请日： 2021-05-11 - 公布日： 2021-11-19 - 主分类号： G06F9/50 文献下载
摘要：本发明提供一种程序生成装置、并行运算设备以及计算机可读记录介质，不导致并行运算设备的硬件资源的冗余化且抑制吞吐量下降而检测控制系统的错误。输入用于使具有多个运算组的并行运算设备执行并行运算的程序。该程序具有分别规定了构成预定处理的应用运算、冗余运算(被分配给作为诊断对象的运算组中的剩余核的运算，是应用运算的冗余运算)、和诊断运算(被分配给诊断用的运算组中的剩余核的运算，是两个以上的诊断对象的运算组进行的相同的冗余运算的结果的比较
程序生成装置并行运算设备以及计算机可读记录介质

[发明专利]一种基于CRC-16的高吞吐量并行循环冗余校验的方法-CN202210381920.7在审
发明人：赵良斌;王菲菲;代贤乐;李建国;卜祥元;安建平 -专利权人：北京理工大学
申请日： 2022-04-12 - 公布日： 2022-07-08 - 主分类号： H03M13/09 文献下载
摘要：本发明公开的一种基于CRC‑16的高吞吐量并行循环冗余校验的方法，属于太赫兹通信技术领域。本发明实现方法为：采用多项式除法计算出高吞吐量并行CRC码与输入信息码序列之间的关系，利用CRC码的生成多项式计算出多字节高吞吐量并行CRC码与单字节高吞吐量并行CRC码之间的关系，得到多路并行高吞吐量循环冗余校验码，即通过并行架构提高循环冗余校验码的吞吐量，以适应太赫兹频段高速率数据传输；通过加入循环冗余校验码，提高太赫兹通信系统的抗干扰能力。本发明能够有效解决系统由于信道传输特性不理想以及高斯白噪声带来的影响，能够得到16路并行计算的高吞吐量CRC校验码关系，有效提高CRC码的吞吐量，从而适应太赫兹频段数十Gbps的传输要求。
一种基于 crc 16 吞吐量并行循环冗余校验方法

[发明专利]核电站CPU并行冗余模式下信号输出设置方法和系统-CN201410466949.0在审
发明人：周亮;苏朝葵;张龙强;赵岩峰;胡雪峰;高方方;罗文飞;刘爱国 -专利权人：中广核工程有限公司;中国广核集团有限公司
申请日： 2014-09-12 - 公布日： 2015-02-18 - 主分类号： G05B23/02 文献下载
摘要：本发明公开了一种核电站CPU并行冗余模式下信号输出设置方法，该方法包括：将第一子系统的第一CPU与第二子系统的第二CPU进行并行冗余设置；所述第一CPU和所述第二CPU分别获取核电站机柜信号；设置所述第一实现灵活、可靠的核电站CPU并行冗余模式下信号输出设置。此外，本发明还公开了一种核电站CPU并行冗余模式下信号输出设置系统。
核电站 cpu 并行冗余模式信号输出设置方法系统

[发明专利]一种并行双网冗余的实现方法-CN201510982503.8有效
发明人：李忠安;笃峻 -专利权人：南京南瑞继保电气有限公司
申请日： 2015-12-23 - 公布日： 2019-07-23 - 主分类号： H04L1/22 文献下载
摘要：本发明涉及一种并行双网冗余实现方法，属于电力工程的变电站自动化技术领域。变电站自动化系统大多采用双星型结构的并行双网，智能装置同时连接到双网上以保证数据安全。本发明通过在数据链路层控制发送接受并行双网的报文数据。发送时在链路层头部添加用于识别冗余信息的控制域(RCA)，并同时发送到两个网络上，接收时数据链路层提取报文头的RCA，根据RCA信息接受转发第一个收到的帧报文，丢弃后面收到重复的那帧报文。本发明的并行双网冗余方法能实现变电站网络通信的冗余，处理效率很高，能够实现无缝切换，能极大地提高变电站中智能装置网络的通信质量。
一种并行冗余实现方法

[发明专利]并行执行非极大值抑制-CN202210005728.8在审
发明人： J·权;沈迤淳;蒋万里;李思一;M·帕克;S·奥 -专利权人：辉达公司
申请日： 2022-01-05 - 公布日： 2022-07-19 - 主分类号： G06N3/04 文献下载
摘要：并行执行非极大值抑制(NMS)以移除冗余边界框的装置、系统和技术。在至少一个实施例中，两个或更多个并行电路并行执行NMS算法的两个或更多个部分以移除对应于一个或更多个数字图像中的一个或更多个对象的一个或更多个冗余边界框。
并行执行极大值抑制

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条