“多相位”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果121211个，建议您升级VIP下载更多相关专利

[发明专利]一种超声电机及其驱动方法-CN200610035077.8有效
发明人：李毅;周松河 -专利权人：博立码杰通讯（深圳）有限公司
申请日： 2006-04-14 - 公布日： 2006-12-06 - 主分类号： H02N2/00 文献下载
摘要：所述的定子上贴有压电元件，其特征在于：压电元件的数目为m或m的整数倍，其中，m为大于2的素数；压电元件的数量为3或3的整数倍；压电元件均匀对称分布于定子上；压电元件的极化方向相对于贴置表面一致，其驱动方法为：A.获取多相电源，所述多相电源为M相相位互差2π/M的电源，其中M为大于2的整数，B.多相电源中各相位电压依次施加于超声电机中的相应压电元件上；所述多相电源为三相电源，所述三相电源的输出为三相相位互差120°的交流正弦电压
一种超声电机及其驱动方法

[发明专利]信息录放装置-CN02142012.2无效
发明人：前田英明;泉田守司;高师辉实;三田诚一 -专利权人：株式会社日立制作所;学校法人丰田学园
申请日： 2002-08-20 - 公布日： 2003-04-16 - 主分类号： G11B20/18 文献下载
摘要：本发明公开的信息录放装置具有对要记录在媒体中的信号进行多相正交角度变换，生成用相位差及频率差表示的调制信号的多相正交角度调制器、生成以某一电平为基准将利用该正交角度调制器生成的调制信号的振幅离散化的信号的量化器、将该量化器的输出信号记录在记录媒体上用的记录头(writehead)、将记录在该记录媒体上的信息读出的重放头(readhead)、对用该重放头读出的信号的相位及振幅进行校正的重放校正电路、以及对该重放校正电路输出的信号进行多相正交角度变换后进行解调的多相正交角度解调器这样，用相位差及频率差表示要记录的信息，能在振幅变化时刻录放信息，而且通过控制振幅变化的时刻能抑制位翻转间隔。
信息录放装置

[发明专利]同源时序自适应方法、装置和芯片-CN201710080586.0有效
发明人：薛建林;何智;卢艳东 -专利权人：华为技术有限公司
申请日： 2017-02-15 - 公布日： 2020-10-09 - 主分类号： H03K5/135 文献下载
摘要：其中，装置包括：多相位产生器、边沿检测器、相位配置器和数据采样器；多相位产生器，用于根据时钟信号生成N个等差相位的相位时钟信号；边沿检测器，用于根据相位配置器配置的N个相位时钟信号对数据信号进行跳变沿检测，判断数据信号是否存在跳变沿；相位配置器，用于在边沿检测器确定数据信号存在跳变沿时，根据跳变沿对应的两个相位相邻的相位时钟信号确定采样时钟信号；数据采样器，用于根据相位配置器确定的采样时钟信号对数据信号进行采样
同源时序自适应方法装置芯片

[发明专利]在受控延迟线路中采用相位误差检测的多相位时钟生成-CN201880012313.5有效
发明人： B·孙 -专利权人：高通股份有限公司
申请日： 2018-01-02 - 公布日： 2023-02-21 - 主分类号： H03L7/087 文献下载
摘要：公开了在受控延迟线路中的多个延迟电路输出之间采用相位误差检测以提供误差校正的多相位时钟生成。提供了包括受控延迟线路和相位误差检测器电路的多相位时钟生成器。为了检测和校正在受控延迟线路中的相位误差，提供了包括至少两个相位检测器的相位检测电路，其中各相位检测器被配置为对在来自在受控延迟线路中的延迟电路的抽头节点之间的相位偏移误差进行测量。然后对这些相位误差进行组合以产生误差校正信号，所述误差校正信号用以控制在受控延迟线路中对延迟电路的延迟，以将最终延迟电路的输出的相位锁定到输入参考时钟信号。
受控延迟线路采用相位误差检测多相时钟生成

[发明专利]一种低噪声高精度的宽带多相时钟产生器-CN201610403638.9有效
发明人：黄森;林福江;周煜凯 -专利权人：中国科学技术大学先进技术研究院
申请日： 2016-06-02 - 公布日： 2018-12-07 - 主分类号： H03L7/099 文献下载
摘要：本发明公开了一种低噪声高精度的宽带多相时钟产生器，其特征在于，包括：宽带正交压控振荡器、压控振荡器输出缓冲器和可调数字相位插值器。本发明采用正交压控振荡器和数字相位插值器级联的紧凑开环架构产生多相时钟信号，避免了闭环反馈结构和复杂控制逻辑所带来的锁定延迟和稳定性以及相位精度等问题，同时消除了额外参考时钟。
一种噪声高精度宽带多相时钟产生器

[发明专利]多相位编码协议和总线同步-CN02811805.7有效
发明人：卡尔·毛里茨;保罗·莱维 -专利权人：英特尔公司
申请日： 2002-06-13 - 公布日： 2004-07-21 - 主分类号： G06F13/42 文献下载
摘要：一种多相位编码协议具有足够的命令密度，使得可在总线上实现一种丰富的语言。当10个字段比特专用于命令时，每个时钟可有多于6百万的字以供选择。用来实现多相位编码协议和同步总线的的体系结构包括所抽取的时钟、命令元件和数据元件。1比特乘法器被用作相关元件，以向从属延迟锁定环(DLL)设备提供反馈，这为几条信道的成功数据抽取提供精确的相位对齐。
多相编码协议总线同步

[发明专利]用于低功率宽带发射机的基于相位插值的输出波形合成器-CN201410095500.8有效
发明人：裵玄民;尹泰勋;尹钟赫 -专利权人：吉高迅-万亿广场韩国有限公司
申请日： 2014-03-14 - 公布日： 2017-07-07 - 主分类号： H03K5/15 文献下载
摘要：本发明的示例性实施例涉及一种用于低功率宽带发射机的基于相位插值的输出波形合成器。为了在发射机设计中实现小区域和低功耗，使用了一种以子速率操作的单级多相多路复用器。所述多相多路复用器包括并联的开漏与非门。在子速率发射机结构中，尽管功耗低，但多相时钟信号中的相位失配显著地降低抖动性，对其广泛的应用来说是一个严重的瓶颈。为了克服这种失配问题，提出了一种基于面积和功耗优化的相位插值器的波形合成方案。
用于功率宽带发射机基于相位输出波形合成器

[发明专利]多相位时钟信号发生电路-CN201110390741.1有效
发明人：陈巍巍;陈岚;龙爽 -专利权人：中国科学院微电子研究所
申请日： 2011-11-30 - 公布日： 2012-04-18 - 主分类号： H03K5/15 文献下载
摘要：公开了一种多相时钟信号发生电路。该电路包括两个电路模块，每个电路模块都包括交叉耦合结构和两个延时单元，其中延时单元和是可调延时单元。电路模块MD1包括两个NMOS管、两个PMOS管以及两个延时单元。根据实施例的多相位时钟信号发生电路所产生的各相时钟信号之间的相位关系与该电路的集成工艺，工作电压和工作温度相对无关，因此能够保证多相位电荷泵的效率。
多相时钟信号发生电路

[发明专利]混合模式毫米波发送器-CN201980035374.8有效
发明人：马瑞;D·A·达科斯塔·迪尼斯;永井幸政 -专利权人：三菱电机株式会社
申请日： 2019-06-11 - 公布日： 2021-09-24 - 主分类号： H04B1/04 文献下载
摘要：一种射频(RF)发送器包括：输入端口的集合，其接收要在分离频带的集合上发送的信号的基带采样；滤波器组的集合，针对每个输入端口存在一个滤波器组，每个滤波器组包括多个数字多相插值滤波器，以对基带采样的相应序列的偏移相位进行采样，并对采样的相位进行插值，以产生具有偏移相位的插值基带相控采样的多个序列；以及振荡器组的集合，每个振荡器组包括与多个数字多相插值滤波器对应的多个多相数字直接合成器(DDS)，以生成数字波形的多个采样序列
混合模式毫米波发送

[发明专利]高速数字信号合成器-CN201980035608.9有效
发明人：马瑞;D·A·达科斯塔·迪尼斯;永井幸政 -专利权人：三菱电机株式会社
申请日： 2019-06-10 - 公布日： 2022-04-22 - 主分类号： H04B1/04 文献下载
摘要：一种射频(RF)发送器包括：输入端口的集合，其接收要在分离频带的集合上发送的信号的基带采样；滤波器组的集合，针对每个输入端口存在一个滤波器组，每个滤波器组包括多个数字多相插值滤波器，以对基带采样的相应序列的偏移相位进行采样，并对采样的相位进行插值，以产生具有偏移相位的插值基带相控采样的多个序列；以及振荡器组的集合，每个振荡器组包括与多个数字多相插值滤波器对应的多个多相数字直接合成器(DDS)，以生成数字波形的多个采样序列
高速数字信号合成器

[发明专利]高速数字比特生成器-CN201980036101.5有效
发明人：马瑞;D·A·达科斯塔·迪尼斯;永井幸政 -专利权人：三菱电机株式会社
申请日： 2019-06-10 - 公布日： 2022-05-17 - 主分类号： H04B1/04 文献下载
摘要：一种射频(RF)发送器包括：输入端口的集合，其接收要在分离频带的集合上发送的信号的基带采样；滤波器组的集合，针对每个输入端口存在一个滤波器组，每个滤波器组包括多个数字多相插值滤波器，以对基带采样的相应序列的偏移相位进行采样，并对采样的相位进行插值，以产生具有偏移相位的插值基带相控采样的多个序列；以及振荡器组的集合，每个振荡器组包括与多个数字多相插值滤波器对应的多个多相数字直接合成器(DDS)，以生成数字波形的多个采样序列
高速数字比特生成器

[发明专利]时脉恢复装置与时脉恢复方法-CN201510686140.3有效
发明人：李琳 -专利权人：扬智科技股份有限公司
申请日： 2015-10-21 - 公布日： 2020-08-28 - 主分类号： H03L7/08 文献下载
摘要：时脉恢复装置包括模拟数字转换器、多相位时脉产生电路与时脉恢复电路。模拟数字转换器利用取样时脉取样模拟输入信号而输出数字输入信号。多相位时脉产生电路输出取样时脉并依据相位选择信号决定取样时脉的相位。于第一时期，时脉恢复电路检测数字输入信号的相位偏移而产生相位选择信号，并依据数字输入信号估测频偏参数。于第二时期，时脉恢复电路依据于第一时期所产生的频偏参数以及数字输入信号的相位偏移产生相位选择信号。
恢复装置方法

[发明专利]高速时钟占空比检测系统-CN201410283505.3有效
发明人：李磊 -专利权人：四川和芯微电子股份有限公司
申请日： 2014-06-23 - 公布日： 2014-10-01 - 主分类号： H03K3/017 文献下载
摘要：本发明公开了一种高速时钟占空比检测系统，其包括第一检测环路与第二检测环路，第一检测环路包括第一采样器、第一多相位时钟发生器及数字逻辑电路，第一多相位时钟发生器根据待测高速时钟产生n相时钟脉冲，第一采样器根据n相时钟脉冲对待测高速时钟进行采样，数字逻辑电路计数输入的第一高速时钟信号的占空比；第二检测环路连接于第一多相位时钟发生器与数据逻辑电路之间，其根据第一多相位时钟发生器输出的一对相邻时钟而产生m相时钟脉冲
高速时钟检测系统

[实用新型]高速时钟占空比检测系统-CN201420337502.9有效
发明人：李磊 -专利权人：四川和芯微电子股份有限公司
申请日： 2014-06-23 - 公布日： 2014-11-19 - 主分类号： H03K3/017 文献下载
摘要：本实用新型公开了一种高速时钟占空比检测系统，其包括第一检测环路与第二检测环路，第一检测环路包括第一采样器、第一多相位时钟发生器及数字逻辑电路，第一多相位时钟发生器根据待测高速时钟产生n相时钟脉冲，第一采样器根据n相时钟脉冲对待测高速时钟进行采样，数字逻辑电路计数输入的第一高速时钟信号的占空比；第二检测环路连接于第一多相位时钟发生器与数据逻辑电路之间，其根据第一多相位时钟发生器输出的一对相邻时钟而产生m相时钟脉冲
高速时钟检测系统

[发明专利]相位选择型频率调制器和相位选择型频率合成器-CN200380105022.4有效
发明人：小沢诚一;冈村淳一 -专利权人：哉英电子股份有限公司
申请日： 2003-12-08 - 公布日： 2006-01-11 - 主分类号： G06F1/04 文献下载
摘要：一种能够放松对已调制的时钟信号的相位范围的限制的相位选择型频率调制器。该相位选择型频率调制器包括：多相时钟信号产生装置101，用于从各个信号中相互产生具有相位差的N相位时钟信号；控制装置104，用于顺序地激活第一组时钟选择信号中的一个，其中该时钟选择信号标明将从所述多相时钟信号产生装置输出的N相位时钟信号中选择出来的时钟信号，所述第一组时钟选择信号相应于N相位时钟信号；边沿出现时间调整装置103，用于调整从所述控制装置104输出的第一组时钟选择信号的上升沿出现时间和/或下降沿出现时间，以相应于从所述多相时钟信号产生装置输出的N相位时钟信号，输出第二组时钟选择信号；以及已调制时钟信号产生装置102，用于根据从所述边沿出现时间调整装置103输出的所述第二组时钟选择信号的激活状态，从所述N相位时钟信号中选择一个时钟信号，以输出选择时钟信号作为已调制的时钟信号
相位选择频率调制器合成器