“基准时钟电路”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1689652个，建议您升级VIP下载更多相关专利

[发明专利]电源电路及显示装置-CN200510006552.4有效
发明人：田畑贵史 -专利权人：恩益禧电子股份有限公司
申请日： 2005-02-23 - 公布日： 2005-08-31 - 主分类号： G02F1/133 文献下载
摘要：一种电源电路，其具备：产生基准时钟CLK(osc)的振荡电路；从基准时钟中，产生帧同步信号CLK(frm)、行选择基准时钟信号CLK(drv)、和将行选择基准时钟信号CLK(drv)倍频的升压动作基准时钟的显示用计数器电路；将帧同步信号CLK(frm)作为复位信号输入，分频升压动作基准时钟，输出升压动作时钟CLK(dcdc)的分频电路；随着升压动作时钟CLK(dcdc)进行充电动作和放电动作的升压电路；接受升压电路的升压电压，按照行选择基准时钟信号CLK(drv)驱动扫描线的驱路电路。
电源电路显示装置

[发明专利]存储设备和包括存储设备的存储系统-CN202110190691.6在审
发明人：卢官佑;徐晟皓;郑用友;南东祐;申明燮;张贤奎 -专利权人：三星电子株式会社
申请日： 2021-02-19 - 公布日： 2021-08-20 - 主分类号： G11C7/22 文献下载
摘要：所述存储设备包括：基准时钟引脚，配置为从主机接收基准时钟信号；基准时钟频率确定电路，配置为根据通过基准时钟引脚接收的基准时钟信号，确定基准时钟频率；以及设备控制器电路，配置为根据基准时钟频率，在主机和存储设备之间执行高速模式链路启动
存储设备包括存储系统

[发明专利]时钟生成电路及具备该时钟生成电路的半导体器件-CN200710147241.9有效
发明人：远藤正已;池田隆之;河江大辅;黑川义元 -专利权人：株式会社半导体能源研究所
申请日： 2007-08-30 - 公布日： 2008-03-05 - 主分类号： G06K7/00 文献下载
摘要：本发明的课题在于提供即使在接收电路和发送电路等的多个电路之间使用不同的时钟信号，也能够进行稳定的通信的时钟生成电路及具备该时钟生成电路的半导体器件。本发明的时钟生成电路包括边缘检测电路、基准时钟生成电路、基准时钟计数电路、以及分频电路，其中，所述基准时钟计数电路是如下电路：在将信号从外部输入到边缘检测电路中，从检测出该信号的边缘到检测出下一个边缘的期间内，将对从基准时钟生成电路输出的基准时钟信号的波数进行计数而获得的计数值输出到所述分频电路中，并且所述分频电路是如下电路：进行根据计数值的基准时钟信号的分频。
时钟生成电路具备半导体器件

[发明专利]具有加大建立和保持时间的容限的串行器－解串器电路-CN03103339.3无效
发明人：金支英;李宰烨 -专利权人：三星电子株式会社
申请日： 2003-01-23 - 公布日： 2003-10-15 - 主分类号： H03M9/00 文献下载
摘要：提供具有加大建立和保持时间的容限的串行器－解串器电路。该电路包括：数据变形控制电路，响应基准时钟信号，接收第一时钟信号和数据信号，延迟数据信号，输出延迟的数据信号；锁存电路，响应基准时钟信号，锁存并输出延迟的数据信号。串行转换器电路响应基准时钟信号接收并串行化锁存电路的输出信号以输出串行数据；及串行转换器电路和锁相回路。PLL响应外部基准时钟信号产生基准时钟信号。串行器－解串器电路不用第一时钟信号，而用振荡器产生的带小抖动的信号作为至PLL的输入时钟，从而产生不带噪声的基准时钟信号，改善串行器－解串器电路的操作。将从PLL输出的基准时钟信号锁定到数据信号，以加大数据信号锁存操作期间的建立和保持时间的容限。
具有加大建立保持时间容限串行解串器电路

[实用新型]集成高性能基准时钟的模块化电子仪器底盘-CN201620106832.6有效
发明人： -专利权人：
申请日： 2016-02-02 - 公布日： 2017-01-04 - 主分类号： G01R31/00 文献下载
摘要：基准时钟单元(30)在非模块区域(16)中由框架(12)承载，并且配置为对于插槽(18)中所容纳的所述多个仪器模块(20)提供低相位噪声基准时钟。基准时钟单元(30)包括：振动抑制安装体，其将基准时钟单元(30)安装到框架(12)；电源电路(36)；基准时钟电路(38)；屏蔽体(40)，其用于将电源电路(36)与基准时钟电路(38)隔离；多个基准时钟输出部分(41)，其安装在前部面板(22)中，并且耦接到基准时钟电路(38)。
集成性能基准时钟模块化电子仪器底盘

[发明专利]无线电系统-CN95116699.9无效
发明人：平井孝太郎;星野正树 -专利权人：松下电器产业株式会社
申请日： 1995-08-30 - 公布日： 2000-05-24 - 主分类号： H04B1/38 文献下载
摘要：一个无线电系统具有发射电路，将发射频率调谐到希望的频率；控制电路，执行整个无线电系统的控制；时钟振荡电路，为控制电路产生一个基准时钟；存贮电路，存贮由时钟振荡电路产生的基准时钟的振荡频率切换条件；比较运算电路，比较由发射电路调谐的发射频率与存贮在存贮电路中的条件；和频率切换电路，切换由时钟振荡电路产生的基准时钟的振荡频率。由时钟振荡电路产生的基准时钟的振荡频率根据比较结果控制频率切换电路予以切换。
无线电系统

[发明专利]互检电路及方法、电流检测系统、电能计量系统及芯片-CN201811185283.6有效
发明人：张志勇;张明雄;张震 -专利权人：钜泉光电科技（上海）股份有限公司
申请日： 2018-10-11 - 公布日： 2020-11-06 - 主分类号： G01R22/10 文献下载
摘要：本申请涉及集成电路领域，公开了一种双基准互检电路、方法和电能计量芯片。此双基准互检电路包括基准电源，输出第二时钟信号的基准时钟，压频转换模块，和频率处理比较模块，通过压频转换模块将源自基准电源的电压信号转换为第一时钟信号，并对此第一时钟信号和来自基准时钟的频率进行比较处理，以确定所述基准电源或基准时钟是否发生偏移。本申请通过基准电源和基准时钟的电压‑频率的相互检测，保证了电能计量芯片的可靠性。
电路方法电流检测系统电能计量芯片

[发明专利]用于产生内部时钟信号的装置-CN200510056534.7无效
发明人：金南锡;尹容振;赵郁来 -专利权人：三星电子株式会社
申请日： 2005-01-07 - 公布日： 2005-09-14 - 主分类号： G11C11/407 文献下载
摘要：提供一种产生用于获得准确同步的内部时钟信号的装置。该装置包括用于缓冲外部时钟信号以输出第一基准时钟信号的输入缓冲器；用于延迟第一基准时钟信号的延迟补偿电路；向前延迟阵列；镜像控制电路，其包括多个用于检测与第二基准时钟信号同步的延迟时钟信号的相位检测器；向后延迟阵列；以及输出缓冲器来产生内部时钟信号。与基准时钟信号准确同步的内部时钟信号可以通过最小化基准时钟信号的延迟和失真而产生。
用于产生内部时钟信号装置

[发明专利]相位调整电路-CN200980156476.1无效
发明人：曾川和昭;木下雅善;山田祐嗣 -专利权人：松下电器产业株式会社
申请日： 2009-07-14 - 公布日： 2012-01-11 - 主分类号： H03L7/22 文献下载
摘要：本发明提供一种相位调整电路，在将2倍频率时钟进行二分频而得到占空比50％的时钟的相位调整电路中，具有第一相位反相功能的二分频电路(40)，生成相位与相位基准时钟(1)和相位调整时钟(4)分离的中间基准时钟第一相位控制电路(60)，相对于所述相位基准时钟(1)，将所述中间基准时钟(6)的相位控制在所希望的相位状态。第二相位控制电路(70)，相对于所述中间基准时钟(6)，将所述相位调整时钟(4)的相位控制在所希望的相位状态。因此，在对相位基准时钟与作为二分频输出时钟的相位调整时钟进行相位比较来控制相位调整时钟的相位的情况下，即使当相位调整时钟被相位调整为相位基准时钟的接近相位时，该两时钟之间的相位差由于时钟抖动而发生变动，
相位调整电路

[发明专利]电机驱动电路-CN201610136727.1在审
发明人：日名子毅;佐佐木胜考;木村秀树 -专利权人：株式会社东芝
申请日： 2016-03-10 - 公布日： 2016-12-07 - 主分类号： H02P29/68 文献下载
摘要：本发明的实施方式提供一种可进行持续的连续电机驱动的电机驱动电路。实施方式的电机驱动电路的特征在于具有：分频电路，输出将基准时钟分频所得的分频时钟；温度检测元件，检测电机驱动电路的温度；选择电路，被输入基准时钟信号与分频时钟，且根据温度检测元件的检测结果，将基准时钟或分频时钟的任一个输出；及电机驱动输出部，基于基准时钟或分频时钟的任一个的信号，将电机驱动信号输出；且，在温度为特定温度以上的情形时，选择电路将分频时钟输出。
电机驱动电路

[发明专利]启用精确时钟的时间交织数据转换-CN201680061823.2有效
发明人： S·R·威尔金森;B·夏米 -专利权人：雷斯昂公司
申请日： 2016-08-23 - 公布日： 2021-06-04 - 主分类号： H03M1/06 文献下载
摘要：一种装置包括：光子振荡器电路，被配置为生成通过均匀延迟分开的光信号；射频(RF)生成电路系统，被配置为接收光信号并且产生具有相同时钟信号频率的基准时钟信号的系列，其中该系列中的每个基准时钟信号包括相对于该系列中的前一时钟信号的均匀延迟；以及多个模数转换器(ADC)电路，其中ADC电路包括直接接收在时间上和幅度上连续的RF输入信号的信号输入端，以及接收重复的基准时钟信号的系列中的基准时钟信号的时钟输入端，其中ADC电路被配置为以均匀延迟在基准时钟信号的频率处对
启用精确时钟时间交织数据转换

[发明专利]扩频时钟产生电路、时钟转换电路、集成电路和图像读取装置-CN201410398213.4有效
发明人：白井誉浩 -专利权人：佳能株式会社
申请日： 2014-08-14 - 公布日： 2017-03-01 - 主分类号： H03L7/08 文献下载
摘要：本发明公开了一种扩频时钟产生电路、时钟转换电路、集成电路和图像读取装置。扩频时钟产生电路包含产生单元，该产生单元被配置为基于输入的基准时钟产生并输出扩频时钟；监视单元，该监视单元被配置为监视在基准时间之后输入到产生单元的基准时钟的脉冲的数量与在基准时间之后从产生单元输出的扩频时钟的脉冲的数量之间的差；以及控制单元，该控制单元被配置为控制要由产生单元产生的扩频时钟的频率，以便使差落入预定的范围内。
时钟产生电路转换集成电路图像读取装置

[发明专利]时钟生成和延迟架构-CN201380068287.5有效
发明人： E.H.布伊扬 -专利权人：桑迪士克科技有限责任公司
申请日： 2013-10-25 - 公布日： 2019-02-05 - 主分类号： G11C7/22 文献下载
摘要：本公开提供了用于生成基准时钟信号并基于该基准时钟信号延迟接收的时钟信号的电路、设备、系统和方法的示例。在一个实现方式中，电路包括配置为生成控制信号的控制块。该电路包括配置为生成基准时钟信号的振荡器。振荡器包括多个延迟元件，每个延迟元件配置为接收控制信号并且基于该控制信号在基准时钟信号中引入延迟。振荡器的延迟元件被布置为生成基准时钟信号。该电路还包括配置为接收时钟信号并且生成延迟的时钟信号的延迟块。该延迟块包括一个或多个延迟元件，每个延迟元件配置为接收控制信号并且基于该控制信号在该时钟信号中引入延迟。
时钟生成延迟架构

[发明专利]具有功率节省特性的非易失性半导体存储器设备-CN200880121408.7有效
发明人：吴学俊 -专利权人：莫塞德技术公司
申请日： 2008-09-15 - 公布日： 2010-12-01 - 主分类号： G11C11/413 文献下载
摘要：一种非易失性半导体存储器设备，包括(i)接口，具有用于接收输入时钟的输入和用于接收控制器发出的命令的一组数据线，该命令包括擦除命令；(ii)具有反馈回路配置的电路部件的模块，该模块由基准时钟驱动；(iii)可以可控地在基准时钟跟随输入时钟的第一状态和基准时钟和输入时钟解耦合的第二状态之间转换的时钟控制电路；和(iv)命令处理单元，配置为识别命令，并且使得时钟控制电路响应于识别擦除命令从第一状态转换为第二状态相比于当基准时钟跟随输入时钟时，当基准时钟和输入时钟解耦合时，模块消耗更少的功率。
具有功率节省特性非易失性半导体存储器设备

[发明专利]片内基准时钟自动选择电路-CN201711319051.0在审
发明人：毛金平;赵伟;吴挺;王元龙 -专利权人：天津瑞发科半导体技术有限公司
申请日： 2017-12-12 - 公布日： 2018-05-29 - 主分类号： H03K5/135 文献下载
摘要：一种片内基准时钟自动选择电路，包括片内基准时钟模块、片外时钟信号、输入电源、上电复位模块、时钟计数模块、时钟选择模块，其中，片内基准时钟模块产生片内基准时钟信号，上电复位模块在有输入电源时产生上电复位信号，时钟计数模块在上电复位信号跳变时检测片外时钟信号的时钟沿的个数，当时钟沿个数未达到预设值时，时钟选择模块选择片内基准时钟信号作为输出时钟，否则选择片外时钟信号作为输出时钟。
时钟信号基准时钟模块基准时钟信号上电复位模块上电复位信号时钟选择模块基准时钟计数模块输出时钟输入电源自动选择电路检测片时钟沿跳变预设

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条