|
钻瓜专利网为您找到相关结果 24883598个,建议您 升级VIP下载更多相关专利
- [发明专利]运算处理装置及运算处理方法-CN00800421.8无效
-
山中隆太朗
-
松下电器产业株式会社
-
2000-03-29
-
2001-05-30
-
H03M13/27
- 用1个机器周期来执行下述交织/解交织处理将输入数据配置、存储在RAM103的连续地址的存储区域中,按照第一指针101的地址及来自地址产生器102的地址,按RAM103的地址顺序以双精度读出该存储数据,在该读出的数据内,将一个数据存储到第二指针106的地址及来自地址产生器107的地址、即RAM110的偶数地址的存储区域中,将另一个数据存储到第三指针108的地址及来自地址产生器109的地址、即从RAM110的偶数地址起相隔一定值的奇数地址的存储区域中。由此,能够实现DSP的小型化、单片化、低价格化、便携终端机的电池低耗电化、轻量化及低价格化。
- 运算处理装置方法
- [发明专利]积和运算器、神经形态器件及积和运算器的使用方法-CN201880084232.6有效
-
柴田龙雄
-
TDK株式会社
-
2018-12-12
-
2023-08-18
-
G06G7/60
- 本发明提供在应用于神经网络的情况下,能够抑制偏置项用元件的故障时的神经网络的性能降低的积和运算器。积和运算器(1)具备积运算部(10)、和运算部(11),积运算部(10)具备多个可变输入用积运算元件(10A1A)、(10A1B);多个固定输入用积运算元件(10A2A)、(10A2B)。多个可变输入用积运算元件(10A1A)、(10A1B)及多个固定输入用积运算元件(10A2A)、(10A2B)各自为电阻变化元件。积和运算器(1)具备:相对于多个可变输入用积运算元件输入可变信号的可变输入部(121A)、(121B);相对于多个固定输入用积运算元件(10A2A)、(10A2B)与上述可变信号同步地输入给定的信号的固定输入部和运算部(11)具备检测来自多个可变输入用积运算元件(10A1A)、(10A1B)的输出及来自多个固定输入用积运算元件(10A2A)、(10A2B)的输出的合计值的输出检测器(11A)。
- 运算器神经形态器件使用方法
- [发明专利]积和运算器、神经形态器件以及积和运算器的故障判断方法-CN201880082896.9有效
-
柴田龙雄
-
TDK株式会社
-
2018-12-12
-
2023-10-13
-
G06G7/60
- 本发明提供在应用于神经网络的情况下,能够正确地检测可能大幅损坏神经网络的性能的故障的积和运算器。积和运算器(1)具备积运算部(10)、和运算部(11)、故障判断部(12),积运算部(10)具备多个积运算元件(10AA~10AC),多个积运算元件(10AA)~(10AC)各自为电阻变化元件。和运算部(11)具备检测来自多个积运算元件(10AA)~(10AC)的输出的合计值的输出检测器(11A)。故障判断部(12)在输出检测器(11)检测的上述合计值超过规定值的情况下,判断为故障产生。上述规定值是在多个积运算元件(10AA~10AC)全部正常动作的情况下,输出检测器(11)能够检测的上述合计值的最大值以上的值。
- 运算器神经形态器件以及故障判断方法
|