[发明专利]一种主机端与FPGA加速器之间的数据同步方法有效

专利信息
申请号: 202010108433.4 申请日: 2020-02-21
公开(公告)号: CN111367839B 公开(公告)日: 2021-06-29
发明(设计)人: 欧明阳;樊嘉恒;阚宏伟 申请(专利权)人: 苏州浪潮智能科技有限公司
主分类号: G06F13/16 分类号: G06F13/16;G06F13/28;G06F13/42
代理公司: 北京集佳知识产权代理有限公司 11227 代理人: 张春辉
地址: 215100 江苏省苏州市吴*** 国省代码: 江苏;32
权利要求书: 查看更多 说明书: 查看更多
摘要: 本申请公开了一种主机端与FPGA加速器之间的数据同步方法,包括:在检测到主机端向预设内存空间搬移数据之后,根据第一地址空间的第一状态信息生成第二状态信息,并写入第二地址空间;在检测到第二地址空间上的第二状态信息之后,调用DMA将预设内存空间的数据搬移至FPGA加速器的内存空间,并将第二状态信息拷贝至第一地址空间,以实现同步。可见,该方法实现了基于两个地址空间上的状态信息执行数据同步操作,由FPGA加速器一侧的控制器来主动执行双端内存数据同步,降低了数据同步延时,提升了系统吞吐率。此外,本申请还提供了一种双端内存同步器、FPGA加速器和数据同步系统,其技术效果与上述方法的技术效果相对应。
搜索关键词: 一种 主机 fpga 加速器 之间 数据 同步 方法
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于苏州浪潮智能科技有限公司,未经苏州浪潮智能科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/202010108433.4/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top